dsp复习详解

合集下载

DSP复习要点

DSP复习要点第一章：1.DSP 技术应用非常广泛，例如：移动通信系统、VOIP 、HFC 、软件无线电、数码相机、DB DIGITAL AC-3、汽车多媒体系统、噪声消除算法、机顶盒（SET-TOP-BOX ）、飞机驾驶模拟器、全球定位系统（GPS ）、雷达/声纳、巡航导弹、F-117发射激光制导灵巧炸弹、图像识别、图像鉴别、医院用的B 超、CT 、核磁共振、卫星遥感遥测；天气预报，地震预报，地震探矿；风动试验；数字化士兵，数字化战争；高清晰度电视、虚拟仪器2. 主要DSP 芯片厂商有：AD 公司、AT&T 公司（现在的Lucent 公司）、 Motorola 公司、TI 公司（美国德州仪器公司）、NEC 公司。

3. 3. DSP 芯片，也称数字信号处理器，是一种具有特殊结构的微处理器。

DSP 芯片的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP 指令，可以用来快速的实现各种数字信号处理算法。

4.冯·诺伊曼（Von Neuman ）结构该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。

5. 哈佛（Harvard ）结构该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。

6. DSP 芯片的特点：7. 根据芯片工作的数据格式，按其精度或动态范围，可将通用DSP 划分为定点DSP 和浮点DSP 两类。

7. 一般来说，选择DSP 芯片时应考虑的重要因素：运算速度、价格、功耗第二章4. 改进型的哈佛结构是采用双存储空间和数条总线，即一条程序总线和多条数据总线,允许在程序空间和数据空间之间相互传送数据。

DSP复习资料

DSP复习资料1、DSP 芯⽚的结构？答：DSP 是改进的哈佛结构 (80C51是哈佛结构)。

冯．诺依曼结构与哈佛结构的区别是地址空间和数据空间分开与否。

冯诺依曼结构数据空间和地址空间不分开，哈佛结构数据空间和地址空间是分开的。

哈佛结构的特点：使⽤两个独⽴的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存；使⽤独⽴的两条总线，分别作为CPU 与每个存储器之间的专⽤通信路径，⽽这两条总线之间毫⽆关联。

改进的哈佛结构，其结构特点为：使⽤两个独⽴的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存，以便实现并⾏处理；具有⼀条独⽴的地址总线和⼀条独⽴的数据总线，利⽤公⽤地址总线访问两个存储模块（程序存储模块和数据存储模块），公⽤数据总线则被⽤来完成程序存储模块或数据存储模块与CPU 之间的数据传输，改进的哈佛结构在哈佛结构的基础上⼜加以改进，即使得程序代码和数据存储空间之间也可以进⾏数据的传送。

TMS320LF2407A 采⽤改进的哈佛结构，芯⽚内部具有六条16位总线，即程序地址总线（PAB ）、数据读地址总线（DRAB ）、数据写地址总线（DWAB ）、程序读总线（PRDB ）、数据读总线（DRDB ）、数据写总线（DWEB ），其程序存储器总线和数据存储器总线相互独⽴，⽀持并⾏的程序和操作数寻址，因此CPU 的读/写可在同⼀周期内进⾏，这种⾼速运算能⼒使⾃适应控制、卡尔曼滤波、神经⽹络、遗传算法等复杂控制算法得以实现。

结构⽰意图如下：2、什么是流⽔线技术？DSP 是不是具有流⽔线技术(pipeline) ？答：流⽔线技术是将各指令的各个步骤重叠起来执⾏，⽽不是⼀条指令执⾏完成之后，才开始执⾏下⼀条指令。

计算机在执⾏⼀条指令时，总要经过取指、译码、取数、执⾏运算等步骤，需要若⼲个指令周期才能完成。

流⽔线技术是将各指令的各个步骤重叠起来执⾏，⽽不是⼀条指令执⾏完成之后，才开始执⾏下⼀条指令。

DSP最新考试重点复习资料

1．名词解释1哈佛结构：哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。

中央处理器首先到程序指令存储器中读取程序指令内容，解码后得到数据地址，再到相应的数据存储器中读取数据，并进行下一步的操作（通常是执行）。

2改善的哈佛结构：为了进一步提高信号处理的效率,在哈佛结构的基础上，又加以改善。

使得程序代码和数据存储空间之间可以进行数据的传输,称为改善的哈佛结构。

3流水线技术：流水技术是将各指令的各个步骤重叠起来执行。

与哈佛总线结构相关，DSP广泛采用流水线以减少指令执行时间，从而增加了处理器的处理能力。

要执行一条DSP指令，需要通过取指、译码、取操作数、执行等几个阶段，DSP的流水线结构是指它的这几个阶段在程序执行过程中是重叠进行的，即在对本条指令取指的同时，前面的三条指令已依次完成译码、取操作数、执行的操作。

正是利用这种流水线机制，保证DSP的乘法、加法以及乘累加可以在单周期内完成，这对提高DSP的运算速度具有重要意义，特别是当设计的算法需要连续的乘累加运算时。

4多总线结构：微处理器内一般有两种基本总线结构：冯·诺曼结构和哈佛结构。

冯·诺曼结构取指令、取数据都是通过同一总线完成。

因此必须分时进行，在高速运算时，往往在传输通道上出现瓶颈效应。

而DSP内部采用的是哈佛结构，它在片内至少有四套总线：程序的数据总线、程序的地址总线、数据的数据总线和数据的地址总线。

这种分离的程序总线和数据总线，可允许同时获取来自程序存储器的指令字和来自数据存储器的操作数，互不干扰。

有的DSP片内还包括有其他总线，如DMA总线等，可在单周期内完成更多的工作。

5零开销循环：处理器在执行循环时，不用花时间去检查循环计数器的值，直接跳回到循环的顶部、并将循环计数器减1。

在存在大规模循环的情况下，显著降低算法复杂度。

6MAC：乘法器/乘加器 DSP在1秒内完成乘－累加运算的次数。

因为乘/累加运算是数字信号处理算法中的基本运算。

DSP期末复习资料_图文(精)

DSP期末复习资料2.DSP芯片的特点：哈佛结构：将程序空间和数据空间分开，可同时取指令和取操作数；（重要）多总线结构：一个机器周期可以多次访问程序空间和数据空间，其内部有P、C、D、E 4个总线；（重要）流水线结构：DSP执行一条指令需要取指、译码、取操作数和执行等几个阶段；（重要）多处理单元：算术逻辑运算单元、辅助寄存器、累加器、硬件乘法器等；特殊的DSP指令、指令周期短、运算精度高、硬件配置强。

3.TMS320系列DSP可分为：C2000（16位/32位定点DSP，主要运用控制领域）、C5000（16位定点DSP，用于高性能、低功耗的中高档应用场合）、C6000（32位DSP，高性能）系列。

4. TMS320C54X的主要特性：⑴多总线结构（1条程序总线、3条数据总线、4条对应地址总线）；⑵192K字节可寻址空间（64K字程序存储器、64K字数据存储器以及64K字I/O空间）；⑶片内有单寻址RAM（SRAM）和RAM(DRAM存储器。

5.TMS320VC5416-160有1个CPU、6. C54X的总线结构：C54X片内有8条16位主总线、4条程序/数据总线和4条相应的地址总线。

7.当处理器复位时，复位和中断向量都映像到程序空间的FF80h。

8.累加器A和Ｂ的差别在于：累加器Ａ的３１～１６位可用于乘法器的一个输入。

9.桶形移位器的移位数可用一个立即数、状态寄存器ST1的累加器移位方式ASM或者T寄存器中最低的6位数值来定义。

10.指数编码器可以在单个周期内执行EXP指令，求的累加器中数据的指数值，并以2的补码形式存放在T寄存器中，可以用11.C54XCPU有3个状态寄存器：状态寄存器0（ST0）、状态寄存器1（ST1）、处理工作方式状态寄存器（PMST）。

12.C54X中断可分为可屏蔽中断和非屏蔽中断。

所有的软件中断都是非屏蔽的。

13.定时中断的周期：CLKOUT*（TDDR+1）*（PRD+1）14. C54X片内有一个主机接口（HPI）。

DSP复习资料

DSP复习资料1、什么是数字信号处理器(DSP)？DSP 可以分为哪两类？a、数字信号处理器是一种专门用于实现各种数字信号处理算法的微处理器，通常可分为专用DSP和通用DSP两类。

b、用于实现某些特定数字信号处理功能的DSP 属于专用DSP。

什么是DSP？DSP：Digtal Signal Processing 数字信号处理技术典型的微处理器系统根据CPU特点，可以分为：1）通用单片机(Micro-controller) 8/16bit优点：成本低、体积小。

缺点：运算与扩展能力较弱。

编程：汇编、C语言。

2）PC及其兼容机(Micro-processor)缺点：成本高、体积大、实时性差。

优点：运算与扩展能力强，软件资源丰富。

编程：汇编及多种高级语言。

3）DSP（Digital Signal Processor）16/32bit特点：运算能力相当强、实时性、体积小、成本较低、功耗较低编程：汇编、C、C＋＋。

4）专用微处理器特点：使用简单，灵活性差，主要用于一些批量生产的产品。

如家用电器的智能控制、工业控制。

DSP: Digtal Signal Processor 数字信号处理器TI公司从80代初推出了全球第一款“数字信号处理器”TMS320C010，从此引发了一场“数字信号处理”革命。

我们现在所说的DSP，如果没有特殊说明，一般均指“数字信号处理器”。

2、DSP 芯片的主要特点有哪些？DSP 从结构上进行了优化，使其更适合于哪类运算，从而可以高速实现多种不同的数字信号处理算法？DSP的特点:在一个指令周期内可完成一次乘法和一次加法运算程序和数据空间分开，可以同时访问指令空间和数据空间片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问具有低开销或无开销循环及跳转的硬件支持快速的中断处理和硬件I/O支持具有在单周期内操作的多个硬件地址产生器可以并行执行多个操作支持流水线操作，使取指令、译码、取操作数和执行指令等可以重叠执行。

DSP复习资料

应用。 2. 什么是流水线作业？P1
答：流水线作业就是使取址、译码、取操作数和执行指令等操作重叠执行。 3. 什么是哈佛总线？P1
答：哈佛总线就是程序空间和数据空间分开，分别由各自的地址总线和数据总线；它可以同时完成获取指令和数据读取操作。 4. 2812 的 SPI 和 SCI 接口的主要异同？
EALLOW; PieVectTable.TINT0=&cpu_timer0_isr; GpioMuxRegs.GPAMUX.all=0x0000; GpioMuxRegs.GPADIR.all|=0x0001; EDIS; InitCpuTimers(); ConfigCpuTIMER(&CpuTimer0,100,2000000); StartCpuTimer0; IER|=M_INT1; PieCtrlRegs.PIEIER1.bit.INTx7=1; EINT; ERTM; for(;;) { GpioDataRegs,GPATOGGLE.bit.GPIOA0=1; CpuTimer0.InterruptCount==CpuTimer0.InterruptCount ; } } interrupt void cpu_timer0_isr(void) { CpuTimer0.InterruptCount++; PieCtrlRegs.PIEACK.all= PIEACK_GROUP1; } 15. 拨码键盘地址 0x88000,LED 显示器地址 0x88001，编程实现：拨码为 1，相应灯亮；反之则灭。答：#include “DSP2812x_Device.h” #include “DSP2812x_Examples.h” void InitsysCtrl(void); void main(void) { InitsysCtrl(); DINT; IER=0x0000; IFR=0x0000; unsigned int temp; while(1) { temp=*(int*)0x88000; *(int*)0x88001=temp; } } void InitsysCtrl(void) { EALLOW;

DSP复习要点详解

使用说明：1以下内容以老师给的为准2由于个人能力有限，内容难免有错3以下内容若令你成绩过低，与文件制作人无关4仅供参考DSP复习要点一、基础知识概念题：1、给出一个典型的DSP系统的组成框图。

y(t) 2、简述C54x DSP的总线结构？答: TMS320C54x的结构是围绕8组16bit总线建立的。

（1）、一组程序总线(PB)（2）、三组数据总线(CB，DB和EB)（3）、四组地址总线（PAB，CAB，DAB和EAB)3．简述冯•诺依曼结构、哈佛结构的特点？答：①冯•诺依曼结构中不独立区分程序和数据空间，且程序和数据空间共用地址和数据线;②哈佛结构中程序空间和数据空间是独立的，具有各自独立的地址线和数据线。

4、C54x DSP的CPU包括哪些单元？答:'C54X 芯片的CPU包括:（1）、40bit的算术逻辑单元（2）、累加器A和B（3）、桶形移位寄存器（4）、乘法器/加法器单元（5）、比较选择和存储单元（6）、指数编码器（7）、CPU状态和控制寄存器（8）、寻址单元。

6、C54x的三个独立存储器空间分别是什么？答：（1）、64K字的程序存储空间（2）、64K字的数据空间（3）、64K字的I/O空间，7、简述TMS320C54xDSP的流水线分为几个操作阶段答：分为6个阶段1、预取指2、取指3、译码4、寻址5、读数6、执行8、简述C54x有哪些数据寻址方式？答：1、立即寻址2、绝对寻址3、累加器寻址4、直接寻址5、间接寻址6、存储器映像寄存器寻址7、堆栈寻址10、68页表3.1.1缩略语要记住。

缩略语含义Smem 单数据存储器操作数Xmem 双数据存储器操作数，从DB数据总线上读取Ymem 双数据存储器操作数，从CB数据总线上读取dmad 数据存储器地址pmad 程序存储器地址PA I/O口地址src 源累加器dst 目的累加器1k 16位长立即数11、定时器的初始化STM ＃００１０Ｈ，ＴＣＲ；关闭定时器，TSS＝１定时器不工作STM ＃４９９９，ＰＲＤ；定时周期寄存器为４９９９，当ＴＩＭ减至０时重新装载STM #０６６９，ＴＣＲ；重新设置定时的工作参数，ＴＲＢ＝１允许装载，TSS＝０定时器开始工作。

DSP期末复习整理

DSP期末复习整理第⼀章绪论1.1 DSP的基本概念1.2.2 DSP芯⽚的特点1) 采⽤哈佛结构2) 采⽤多总线结构3) 采⽤流⽔线结构4) 具有专⽤的硬件乘法-累加器5) 具有特殊的寻址⽅式和指令6) ⽀持并⾏指令操作7) 硬件配置强，具有较强的借⼝功能8) ⽀持多处理器结构1.2.3 DSP芯⽚的分类1）按照数据格式的不同DSP芯⽚可以划分为：定点DSP芯⽚和浮点DSP芯⽚2）按照字长⼤⼩的不同，DSP芯⽚可以划分为：16位、24位、32位3）按照不同⽣产⼚家的产品系列划分，有TI公司的TMS320系列ADI公司的Blackfin、SHARC、TigerSHARCA系列飞思卡尔公司的MSC系列习题1.2简述DSP系统组成1.3DSP芯⽚与普通单⽚机相⽐有什么特点1.5DSP芯⽚有哪些主要特点第⼆章TMS320C55x的硬件结构2.1 TMS320C55x的总体结构2.1.1 C55x CPU内部总线结构C55x CPU含有12组内部独⽴总线，即：程序地址总线（PAB）:1组，24位；程序数据总线（PB）: 1组，32位；数据读地址总线（BAB、CAB、DAB）：3组，24位；数据读总线（BB、CB、DB）：3组，16位；数据写地址总线（EAB、FAB）：2组，24位；数据写总线（EB、FB）：2组，16位。

2.1.2 C55x 的CPU组成C55x的CPU包含5个功能单元：指令缓冲单元（I单元）、程序流单元（P单元）、地址-数据流单元（A单元）、数据运算单元（D单元）和存储器接⼝单元（M单元）。

I单元包括32X16位指令缓冲队列和指令译码器。

此单元主要接收程序代码并负责放⼊指令队列，由指令译码器来解释指令，然后再把指令流传给其他的⼯作单元（P单元、A单元、D单元）来执⾏这些指令P单元包括程序地址发⽣器和程序控制逻辑。

此单元产⽣所有程序空间地址，并送到PAB总线。

A单元包括数据地址产⽣电路（DAGEN）、附加的16位ALU和1组寄存器，此单元产⽣读/写数据空间地址，并送到BAB、CAB、DAB总线。

dsp复习资料

dsp复习资料1．简述dsp芯⽚的主要特点。

1.哈佛结构：将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独⽴的存储器，每个存储器独⽴编址、独⽴访问。

2.多总线结构：可以保证在⼀个机器周期内可以多次访问程序空间和数据空间。

3.指令系统的流⽔线操作：DSP芯⽚⼴泛采⽤流⽔线以减少指令执⾏时间，从⽽增强了处理器的处理能⼒。

4.专⽤的硬件乘法器：DSP芯⽚中有专⽤的硬件乘法器，使得乘法累加运算能在单个周期内完成。

5:特殊的DSP指令：（例如）TMS320C54x中的FIRS和LMS指令专门⽤于系数对称的FIR滤波器和LMS 算法。

6.快速的指令周期7.硬件配置强2．结合你的专业⽅向，试举出⼀个dsp具体应⽤实例，并说明为什么要采⽤dsp.DSP芯⽚的⾼速发展，得益于集成电路技术的进步，巨⼤的市场需求信号处理：数字滤波、⾃适应滤波、FFT、频谱分析3. 请描述TMS320C54x的总线结构1个程序总线（PB) 传送从程序存储器来的指令代码和⽴即数3个数据总线（CB DB EB）连接各种元器件4个地址总线（PAB CAB DAB EAB) 传送执⾏指令所需的地址PB ⽤于装载指令代码和⽴即数CB DB ⽤于读取操作数EB ⽤于写⼊操作数地址总线负责其他地址总线的地址存储与装载4. TMS320C54x⽚内存储器⼀般包括哪些种类?如何配置TMS320C54x⽚内存储器。

TMS320C54x芯⽚有随机访问存储器（RAM）和只读存储器（ROM）RAM可分为两种：双访问RAM(DARAM)和单访问RAM(SARAM)⽚内存储空间⼀般包括：64K的程序空间，64K的数据空间和64K的I/O空间，TMS320C54x⽚内存储器可使⽤MP/MC位、OVLY位、DROM位进⾏相对应得配置。

①MP/⾮MC位：如果该位清0，则⽚内ROM映象在程序存储器空间；如果置1，则⽚内ROM不映象在程序存储器空间。

DSP（知识点+思考题）

DSP（知识点+思考题）DSP复习要点第⼀章绪论1、数的定标：Qn表⽰。

例如：16进制数2000H=8192，⽤Q0表⽰16进制数2000H=0.25，⽤Q15表⽰2、?C54x⼩数的表⽰⽅法：采⽤2的补码⼩数；．word 32768 *707／10003、定点算术运算：乘法：解决冗余符号位的办法是在程序中设定状态寄存器STl中的FRCT位为1，让相乘的结果⾃动左移1位。

第⼆章CPU结构和存储器设置⼀、思考题：1、C54x DSP的总线结构有哪些特点？答:TMS320C54x的结构是围绕8组16bit总线建⽴的。

（1）、⼀组程序总线(PB)：传送从程序存储器的指令代码和⽴即数。

（2）、三组数据总线(CB，DB和EB)：连接各种元器件，（3）、四组地址总线（PAB，CAB，DAB和EAB)传送执⾏指令所需要的地址。

2、C54x DSP的CPU包括哪些单元？答:'C54X 芯⽚的CPU包括:（1）、40bit的算术逻辑单元（2）、累加器A和B（3）、桶形移位寄存器（4）、乘法器/加法器单元（5）、⽐较选择和存储单元（6）、指数编码器（7）、CPU状态和控制寄存器（8）、寻址单元。

1）、累加器A和B分为三部分：保护位、⾼位字、地位字。

保护位保存多余⾼位，防⽌溢出。

2）、桶形移位寄存器：将输⼊数据进⾏0~31bits的左移（正值）和0~15bits的右移（负值）3）、乘法器/加法器单元：能够在⼀个周期内完成⼀次17*17bit的乘法和⼀次40位的加法4）、⽐较选择和存储单元：⽤维⽐特算法设计的进⾏加法/⽐较/选择运算。

5）、CPU状态和控制寄存器：状态寄存器ST0和ST1，由置位指令SSBX和复位指令RSBX控制、处理器模式状态寄存器PMST2-3、简述’C54x DSP的ST1，ST0，PMST的主要功能。

答：’C54x DSP的ST1，ST0，PMST的主要功能是⽤于设置和查看CPU的⼯作状态。

DSP技术总复习

2017年12月7日 17
DSP芯片的发展 1. 制造工艺早期DSP采用4m的NMOS工艺。现在的DSP芯片普遍采用0.25m或0.18m亚微米的CMOS工艺。芯片引脚从原来的40个增加到200个以上，需要设计的外围电路越来越少，成本、体积和功耗不断下降。 2. 存储器容量早期的DSP芯片，其片内程序存储器和数据存储器只有几百个单元。目前，片内程序和数据存储器可达到几十K字，而片外程序存储器和数据存储器可达到16M48位和4G40 位以上。
2017年12月7日
12
4. 特殊的DSP指令
为了满足数字信号处理的需要，在DSP的指令系统中，设计了一些完成特殊功能的指令。如：MAC（乘法累加）指令，可在单周期内取两个操作数相乘，并将结果加载到累加器。
2017年12月7日
13
6．快速的指令周期由于采用哈佛结构、流水线操作、专用的硬件乘法器、特殊的指令以及集成电路的优化设计，使指令周期可在20ns 以下。如：TMS320C54x的运算速度为100MIPS，即100百万条/秒。 7．专用的数据地址发生器在通用的微处理器中，产生数据的地址和进行数据处理都是由同一个ALU工作，而在DSP处理器中，设置了专门的数据地址发生器（DAG）来产生所需的数据地址。数据地址的产生与CPU的工作并行，节省了CPU的时间，提高了信号的处理速度。
了从存储器中读取指令的时间，因而大大提高了运行速度。
2017年12月7日
10
2．支持流水线操作
每条指令可通过片内多功能单元完成取指、译码、取操作数和执行等多个步骤，实现多条指令的并行执行，从而在不提高系统时钟频率的条件下减少每条指令的执行时间。
T1 T2 T3 T4
时钟
取指译码执行 M M+1 M+2 M+3

DSP复习(修改后的)解析

什么是DSP，DSP的两层含义
1.DSP 是一种独特的微处理器，是以数字信号来处理大量信息的器件。2.代表数字信号处理技术，也可代表数字信号处理器比较DSP、CPU和MCU的特点 DSP是专用的信息处理器，内部的程序是对不同的机器和环境进行特别优化，所以处理速度是最快的。 CPU是多功能的处理器，强调的是多功能，适应很多不同的环境和任务，所以兼容性是最重要的。浮点运算能力和整数运算能力同等重要。 MCU相当于小型的电脑，内部集成的CPU、ROM、RAM、I/O总线，所以集成度高是他的特点。
MAC,MACD,MAS 掌握程序控制指令 B[D],BANZ[D],BC[D] 掌握重复操作指令 RPT,RPTB,RPTZ 传送、装载指令 ST/LD/ADD/RPT/MVPD/MVDD…
例
1、在指令执行前寄存器和数据存储器相应的初始状态为
(AR3)=0100h，(0100h)=0444h，ANDM #00FFh， *AR3＋执行后，以下结果正确的是：（B） (A) (AR3)=0100h (C) (AR3)=0444h （A）*AR2-0B (B) (0100h)=0044h (D) (0101h)=0044h （B）*AR2-0%
7种数据寻址方式及特点（直接寻址，间接寻址，堆栈寻址..)P39--P48 操作数表示（#,*,@,间接寻址表示）直接寻址中16位地址的构成方法，ST1中的CPL位的作用理解间接寻址不同方法
+, - , %, 0, (lk), B的区别双寻址操作指令中辅助寄存器限制
掌握常用指令附录E P313 掌握算术运算指令 ADD ,SUB ,MPY ,MPYA,SQUR,
ch1 TMS320C54X DSP硬件结构

dsp复习讲解

如如如如如：：：：：调二语保数数回传移可图图图动机语语文雷声导导电全搜情1快相卷窗67890制维音密字据波真动视像像像画器音音本达纳航弹子球索报速关函.....解和编通滤加抵通电压转、人、鉴—识邮处处制对定与收仪自医家计傅运数积调三码信波密消信话缩换电视扩别语别件理理导抗位跟集氏算、、器动疗用器维、算、、、、、与、子觉频、音G、踪与变、波模仪控工电、图P语自数多纠路传模地等通图转语语处换频形式S表制程器自形机音适据路错由输式图；信像换音音理、谱产匹适处合应压复编器、识、、增等增存等H分生配应理成i滤缩用译等别强；强储l析等、b均、、波、、码；、、e、、；r衡、t、变、换、
按数据格式分类
根据芯片工作的数据格式，按其精度或动态范围，可将通用DSP划分为定点DSP和浮点DSP两类。
若数据以定点格式工作的——定点DSP芯片。若数据以浮点格式工作的——浮点DSP芯片。不同的浮点DSP芯片所采用的浮点格式有所不同，有的 DSP芯片采用自定义的浮点格式，有的DSP芯片则采用IEEE 的标准浮点格式。
第1章： DSP结构
2.2.1 TMS320LF240x系列的型号及特点
特点： ➢ 改进的哈佛结构 ➢ 4级流水线 ➢ 双8路或单16路的10位A/D转换器，转换时间约几百ns ➢ 32K字闪存，2.5K字RAM，其中含544字的双访问RAM, 2K 字的单访问RAM ➢ 41个可独立编程的多路复用I/O引脚 ➢ 2个用于控制各类电机的事件管理器EVA、EVB： • 2个16位通用定时器 • 8个16位PWM通道 • 定时捕捉外部事件的3个捕捉单元，其中2个能直接与光电编码器连接 • 防止击穿故障的可编程PWM死区控制

DSP复习总结

一．数字信号处理概述1．DSP的优势：可控性强，稳定度高，精度高，抗干扰性强，实现自适应性，数据压缩，大规模集成。

2．实时数字信号处理：信号处理速度必须大于等于输入信号更新的速度，而且信号输入到处理后输出的延迟必须足够的小实时取决因素：芯片速度，运算量（数据率，算法复杂度）3．DSP子系统实现方式：通用CPU，加速处理模块，单片机，专用DSP芯片，可编程FPGA 器件，通用可编程DSP芯片3．DSP系统典型处理方法：数据流处理。

块处理矢量处理4．定点与浮点DSP芯片定点：小数Xf转换为定点数Xd：Xd＝int（Xf×2Q）定点数Xd转换为小数Xf：Xf＝float（Xd×2－Q）0.25的Q15表示法——0.25×215＝8192＝0x20000x4623的Q15表示小数——17955×2－15＝0.547943第一位为符号位浮点：bit3bit3bit2bit2bit S e f浮点数＝(-1)S×2(e-127)×1.f-0.75＝-(0.11)2＝-(1.1)×2-1＝(-1)1×(1.1)×2(126-127)－0.75的IEEE单精度浮点格式数为：(BF400000)H5．DSPs芯片特点算数单元：硬件乘法器是DSPs区别于早期通用微处理起的重要标志多功能单元使DSP在单位时间内完成更多的操作，提高了程序执行速度总线结构：哈弗总线结构流水技术：是提高DSPs程序执行效率的另一个重要手段专用寻址单元：地址的计算不再额外占用CPU时间片内存储器：程序存储，数据存储，CACHE丰富的外设6．DSP处理器实现高速运算途径⏹硬件乘法器及乘加单元⏹高效的存储器访问⏹数据格式⏹零循环开销⏹多个执行单元⏹数据流的线性I/O⏹专门的指令集6．DSP评价方法：传统性能评价MIPS-----百万指令每秒MOPS-----百万操作每秒MFLOPS-----百万浮点操作每秒MACS-------乘加次数每秒完整应用评价核心算法评价7．选型依据：速度，精度，芯片资源，开发工具，支持多处理器，功耗与电源管理，成本。

DSP复习要点(精)

DSP复习要点重点：基本概念、基本原理第 1 章管理信息系统概述 1.1----1.41.掌握管理信息系统的定义- MIS的目标、组成、功能、支持的管理层次。

2.掌握MIS的性质-MIS和计算机应用的区别3.了解MIS的结构-概念结构、功能结构、软件结构、硬件结构4.掌握MIS的开发步骤及开发中应注意的问题第2章管理、信息和系统 2.1----2.31.了解管理理论2.掌握管理信息的定义和性质，以及数据和信息之间的关系3.掌握诺兰模型4.掌握系统的定义5.了解系统性能的评价标准第7章数据资源管理技术§7.2 文件组织1.掌握数据组织的层次（数据项、记录、文件、数据库）2.掌握数据的逻辑组织与数据的物理组织之间的数据传送3.掌握文件组织形式（顺序文件、索引文件、链表文件、倒排文件）§7.3 数据库系统（重点掌握）1.理解数据库技术发展的2个阶段（传统文件处理系统的缺点及数据库处理系统的优点）2.数据字典3.数据库模型4.数据库系统的三级体系结构5.掌握数据库设计步骤；6.掌握E-R图的绘制和关系模型。

第13章信息系统规划1.理解战略规划的含义及特点；2.信息系统规划方法（了解CSF和SST 、掌握BSP) 。

3.掌握BPR第14章信息系统的开发方法 14.2.41.掌握三种开发方法的基本思想（结构化开发方法、原型法、面向对象法）；2.掌握结构化系统开发方法的基本思想、开发步骤，并了解其优缺点；3.掌握系统开发生命周期的基本原理。

第15章系统分析（重点掌握） 15.1----15.61.掌握系统分析的主要内容；2.掌握业务流程分析的分析方法和分析工具；3.掌握数据流图、数据存储、数据字典的定义方法；4.理解U/C 矩阵的绘制、数据正确性分析、U／C 矩阵的求解。

理解系统功能划分方法；5.了解新系统逻辑方案的建立的主要内容。

第16章系统设计（重点掌握） 16.1----16.61.掌握系统设计的主要内容；2.了解系统总体设计的要求；理解模块（子系统）划分的原则；3.了解编码的目的及其主要的编码形式；4.掌握数据结构规范化理论(1NF、2NF、3NF)。

DSP复习资料

DSP复习资料1.DSP芯片的特点:采用数据总线和程序总线分离的哈佛结构;采用多总线结构，可同时进行取指令和多个数据存取操作;采用流水线技术;配有专用的硬件乘法-累加器;具有特殊的DSP指令;快速的指令周期;硬件配置强;支持多处理器结构;省电管理和低功耗DSP芯片的分类:按基础特性:静态DSP芯片和一致性DSP芯片;按用途通用型DSP芯片和专用型DSP芯片;按数据格式定点DSP和浮点DSP;发展趋势DSP内核结构进一步改善;存储器构架;SOC;实时;嵌入式的趋势2.流水线操作:概念指各条指令以机器周期为单位，相差一个时间周期而连续并行工作的情况。

六个操作阶段预取指P;取指F;译码D;寻址A;读数R;执行某；引入的好处:减少指令执行时间，增加处理器的处理能力;产生冲突原因及解决方法:一.CPU访问DARAM会发生流水冲突的情况：同时从同一存储块中取指令和读操作数；同时对同一存储块进行写操作和读第二操作数。

CPU可通过写操作延迟一个周期，或通过插入一个空操作来解决流水线冲突;二.流水线允许CPU多条指令同时寻址CPU资源，当一个CPU资源同时被一个以上流水线级访问时，可能导致时序上的冲突，其中，有些冲突可以由CPU通过延迟寻址的方法自动解决，由些需要安排指令或者插入空操作NOP指令加以解决。

利用保护性MMR的指令，自动插入等待周期，也可以避免发生冲突。

3.程序存存储空间的划分和配置：192K字的存储空间:程序、数据、I/O存储空间;(1)程序存储空间定义在片内还是片外是由MP\\MC和OVLY决定的。

MP\\MC=1称为微处理器模式4000~FFFFH片外存贮器MP\\MC=0,称为微计算机模式4000~EFFFH片外存贮器FF00~FFFFH片上存贮器OVLY为决定0000H~3FFFH程序存贮空间的片外、片外分配控制。

OVLY=1,0000H~007FH保留，程序无法占用，0080H~3FFFH片内DARAM.OVLY=0,0000H~3FFFFH片外程序存贮空间。

DSP复习要点

DSP复习要点1.数据总线、地址总线：C54x片内配置了8套16位的地址总线和数据总线，用以实现CPU与片内存储器的数据交换；片内还有一套外设总线，通过6通道的直接存储器访问（DMA）可以实现与片内外设的数据传送。

8套16位的内部总线：（1）2套程序存储器操作总线：程序地址总线PAB，程序总线PB；（2）6套数据存储总线：数据地址总线CAB，DAB，EAB，数据数据总线CB，DB，EB。

2.DSP结构、基本模块：DSP系统的基本结构C54x DSP的内部结构主要由：C54x CPU内核、片内存储器和片内外围设备（片内外设）三大部分组成。

（1） C54x CPU内核主要包括下列器件：1个40位的算术逻辑单元；2个40位的累加器（ACCA、ACCB）；1个桶形移位器；1个1717位的硬件乘法-累加单元（MAC）；1个比较选择和存储单元（CSSU）；1个指数译码器（EXP）；2个16位状态控制寄存器ST0，ST1和1个16位处理器模式状态寄存器PMST；程序地址发生逻辑（PAGEN）和数据地址发生逻辑（DAGEN）；（2）片内存储空间：C54x片内集成了ROM和RAM，片内RAM又分为：双口DARAM和单口SARAM；（3）C54x片内外设：带有片内锁相环（PLL）的时钟发生器；带4位预定标器的16位可编程定时器；支持全双工操作的多缓冲串行口（McBSP）；与主机通信的8/16位的并行主机接口（HPI）；6通道DMA控制器；软件可编程等待状态发生器和可编程分区转换逻辑电路；多条通用数字I/O口（GPIO）；具有符合IEEE-1149.1标准的片内仿真接口等。

3.ROM与RAM的分类与扩展：C54x片内集成了ROM和RAM，片内RAM又分为：双口DARAM（在单周期内可进行一次读取和一次写入操作）和单口SARAM（在单周期内只能进行一次读/写访问）；C5402片内集成有4K字的ROM，其地址是：F000h~FFFFh;C5402片内有16K字的DARAM，地址是：0080h~3FFFh，分成两个8K字的数据块DARAM0和DARAM1，在单周期内CPU可对每个DARAM执行两次读或一次读一次写访问。

DSP复习资料

DSP复习资料1．美国德州仪器（TI）公司生产的TMS320系列芯片主推C2000系列，C5000系列，C6000系列，试分析这三种系列芯片的典型应用领域。

答：C2000系列面向工业产品控制，低价位；C5000系列面向通信类应用，性能好，低功耗，有利于便携式通信产品及其他仪器的推出；C6000系列面向高档次应用，如多媒体，图像处理及其他超高速处理场合。

2．数字信号处理的硬件实现可分为单片机实现和DSP实现，试对比分析两者各自主要的优点，缺点。

答：单片机：优点：接口性能好；缺点：总线结构是冯·诺依曼结构，系统复杂，特别是乘法运算速度慢；DSP：优点：哈佛总线结构，内部具有硬件乘法器等可以实现某些特定功能，具有很高的并行特性，专门的指令系统；缺点：灵活性差。

3．试分析冯·诺依曼结构与哈佛总线结构各自的特点。

答：冯·诺依曼结构：程序存储和数据存储共用一个存储空间。

编址依靠指令计数器提供的地址来区分是指向数据还是地址，只能串行执行，速度慢，数据吞吐量小；哈佛总线结构：程序与数据存储空间分开，各有独立的地址总线和数据总线，取指和读数可以同时进行，从而提高速度，允许直接在程序和数据之间进行信号传递，具有高速运算能力。

4．DSP区别于通用微处理器的重要标志？答：硬件乘法器。

5．简述定点DSP和浮点DSP的区别。

答：在定点DSP中，小数点的位置在一个数据字中是固定的。

而在浮点格式中，一个数据字被分成两部分，分别表示指数和底数，因此它所表示的数据的小数点随着指数的变化而浮动。

浮点格式所能表示的数据范围要比定点格式大得多，在大多数应用中都不需要特别考虑运算的溢出问题。

6. DSP中的地址产生单元－ARAU。

7.名词翻译：ARAU：辅助寄存器算术单元 Auxiliary Registers：辅助寄存器CALU：中央算术逻辑单元 Barrel shifter：桶型移位器Multiplier：硬件乘法器 Accumulator：累加器CSSU：比较、选择和存储单元8．TMS320C2000系列的内部总线结构？答：6条：其中是3条地址线，PAB程序地址总线，DRAB数据读地址总线，DWAB数据写地址总线；其他3条为PRDB程序读总线，DRDB数据读总线，DWEB数据写总线。

dsp复习详解

dsp复习详解三、TMS320C54X的指令系统TMS320C5000指令系统 TMS320C54x的指令集 TMS320C54x的指令集有近两百条指令，按功能分为如下几类： ?算术运算指令?逻辑运算指令?程序控制指令?装入和存储指令一、算术运算指令算术运算指令可分为如下几类： ?加法指令?减法指令?乘法指令?乘加指令?乘减指令?双数/双精度指令?特殊操作指令定点DSP中数据表示方法当它表示一个整数时，其最低位（D0）表示1，D1位表示2的1次方，次高位（D14）表示2的14方。

如果表示一个有符号数时，最高位（D15）为符号位，0表示正数，1表示负数。

例如，7FFFH表示最大的正数32767（十进制），而0FFFFH表示最大的负数-1（负数用2的补码方式显示）。

实现16位定点加法‘C54X中提供了多条用于加法的指令，如ADD，ADDC，ADDM和ADDS。

其中ADDS用于无符号数的加法运算，ADDC用于带进位的加法运算（如32位扩展精度加法），而ADDM专用于长立即数的加法。

1、加法指令使用ADD完成加法LD temp1, A ；将变量temp1装入寄存器A ADD temp2, A ；将变量temp2与寄存器A相加；结果放入A中 STL A, temp3 ；将结果（低16位）存入变量；temp3中。

注意：这里完成计算temp3=temp1+temp2，我们没有特意考虑temp1和temp2是整数还是小数，在加法和下面的减法中整数运算和定点的小数运算都是一样的。

利用ADDS实现32位数据装入：LD #0,DP ; 设置数据页指针 LD 60H,16,A ; 将60H的内容装到A的高16位 ADDS 61H, A ; 将61H的内容加到A的低16位 DLD 60H,B ; 直接装入32位到B寄存器2、减法指令TMS320C54x汇编指令集：符号与缩写：ALU AR ARx BITC CC Cond [d],[D] DAB DAR dmad Dmem dst dst_ EAB EAR extpmad hi(A) K k3 k5 Dmem dst dst_ EAB EAR extpmad hi(A) K k3 k5 算术逻辑单元辅助寄存器，通用某一指定的辅助寄存器（0 ? x ? 7）被测试位（0 ? BITC ? 15）2位的条件码（0 ? CC ? 3）条件执行指令中的操作数延迟选项 D地址总线 DAB的地址寄存器 16位数据存储器立即地址数据存储器操作数目的累加器（A或B）相对目的累加器的另一个累加器 E地址总线 EAB的地址寄存器 23位程序存储器的立即地址累加器A中的高位部分（位32～16）少于9位的短立即数 3位立即数（0 ? k3 ? 7） 5位立即数（-16 ? k5 ? 15）数据存储器操作数目的累加器（A或B）相对目的累加器的另一个累加器 E地址总线 EAB的地址寄存器 23位程序存储器的立即地址累加器A中的高位部分（位32～16）少于9位的短立即数 3位立即数（0 ? k3 ? 7） 5位立即数（-16 ?k5 ? 15） Dmem dst dst_ EAB EAR extpmad hi(A) K k3 k5 Dmem dst dst_ EAB EAR extpmad hi(A) K k3 k5数据存储器操作数目的累加器（A或B）相对目的累加器的另一个累加器 E地址总线 EAB的地址寄存器 23位程序存储器的立即地址累加器A中的高位部分（位32～16）少于9位的短立即数 3位立即数（0 ? k3 ? 7） 5位立即数（-16 ? k5 ? 15）数据存储器操作数目的累加器（A或B）相对目的累加器的另一个累加器 E地址总线 EAB的地址寄存器 23位程序存储器的立即地址累加器A中的高位部分（位32～16）少于9位的短立即数 3位立即数（0 ? k3 ? 7） 5位立即数（-16 ? k5 ? 15）实现16位定点减法：‘C54X中提供了多条用于减法的指令，如SUB，SUBB，SUBC和SUBS。

dsp复习详解

DSP复习要点

DSP复习资料

DSP最新考试重点复习资料

DSP期末复习资料_图文(精)

DSP复习资料

DSP复习资料

DSP复习要点详解

DSP期末复习整理

dsp复习资料

DSP（知识点+思考题）

DSP技术 总复习

DSP复习(修改后的)解析

dsp复习讲解

DSP复习总结

DSP复习要点(精)

DSP复习资料

DSP复习要点

DSP复习资料

dsp复习详解

DSP技术总复习