第5章 时序电路的基本单元-触发器

3
G3
R G1 1
Q 0 1 Q
& G6 Q 6
1
& G4 Q 4 1
0
& S G2
工作时间图
1 CP 2 3 4
D
Q
t1
t2
t3
t4
t5

在时钟脉冲的上升沿将D输入端的数据可靠的置入。
在上升沿过后的时钟脉冲期间内，D输入值可以随意改变， 触发器的输出状态仍以时钟脉冲上升沿时所采样的值为准。 通常被称为边沿触发的触发器，可以用来构成移位寄存器、 计数器等。
CP 0 1 D D 0 & Q5 G5 D
1
Q4至G3的反馈线使R=1 , 起到 阻止触发器置0的作用(因为只有 R=0才能使触发器有可能置 0 )， 所以此线称作置0阻塞线。 若D=1
1
0
置 0阻塞线 & & Q
3
G3
R G1 1 & S G2
Q 0 1 Q
& G6 Q 6
1
& G4 Q 4 1
5.1 RS触发器
5.1.1 基本RS触发器


如图5.1所示，用两个“与非”门相互交叉耦合，就可以 构成一个具有存储或记忆功能的最简单的RS触发器，也 称基本RS触发器。 R和S为触发器的两个输入端：R为复位端（Reset），也 _ 称置“0”端； S为置位端（Set），又称置“1”端。Q和 Q 为触发器的两个输出端，在正常工作时这两个输出端 的逻辑电平总是相反的。
1
由图可以看出,由于G3、G6 关 闭，所有通往 RS 触发器的通道 全被堵塞，所以D端的任何干扰 均对触发器不起作用。 若D=1
1
若D=1时 & & Q3 维持阻塞工作过程分析 Q R
G3 1 G1 0
0 0 0 0 1 & G4 Q 4 1
0
0 & S G2 1 Q
& G6 Q 6
(1)CP=0 (2)CP (由0变1时) (3)CP=1
表5-2 钟控RS触发器真值表
R S
Q
0 1
Q
0 1
0 1
1 0
0 1
1 0
保持原状 不允许


钟控RS触发器在CP脉冲期间，输入条件的变化会 导至输出状态的变化，即如果在CP=1时，输入条 件R和S发生跳变，将会使触发器发生一次以上的 翻转，也就是所谓“空翻”现象。“空翻”会造成 系统工作的混乱和不稳定。 这就要求这种触发器在CP脉冲期间的输入信号严 格保持不变。 钟控RS触发器也要求CP脉冲的宽度不能小于2tpd， 否则会造成“触而不翻”即不能达到使它稳定翻转 的目的。 由于钟控RS触发器的这些缺点，使它的应用受到 很大的限制。一般只用它作数码寄存而不宜用来构 成具有移位和计数功能的逻辑部件。
& G6 Q 6
1
& G4 Q 4 1
(1)CP=0 (2)CP (由0变1时) (3)CP=1
1 CP 0 1 D D 0 & Q5 G5 D
本触发器的抗干扰能力很强， 根据其反馈的作用称为维持阻塞 D 触发器，属边沿触发器的一种。
若D=1
1
0
& G3
Q3
& R G1 1 0 & S G2
Q 0 1 Q

当CP脉冲到来时，CP端为高电平，此时R、S端 的输入信号就能通过G3和G4门去触发基本RS触 发器，使它置1或置0。也就是说，对于钟控RS触 发器，时钟脉冲CP只控制触发器的翻转时间， 而触发器到底被置成什么状态，是由R、S输入条 件决定的。

钟控RS触发器的输入、输出逻辑关系真值表如表 5-2所示。从表中可以看到，对于钟控RS触发器， 在R和S均为0时，其状态保持不变；在R和S均为 1时，是不允许的情况。
& G6 Q 6
1
& G4 Q 4 1
本页完 继续
(1)CP=0 (2)CP (由0变1时) (3)CP=1
1 CP 0 1 D D 0 & Q5 G5 D
本触发器的抗干扰能力很强， 根据其反馈的作用称为维持阻塞 D 触发器，属边沿触发器的一种。
若D=1
1
0
维持阻塞 D触发器结束页 & & Q
& G4 Q 4
& SG 2
Q
工作原理 (1)CP=0 (2)CP (由0变1时)
CP 0 1 D D 1 & Q5 G5 D D D & G6 Q 6
2.工作原理 1 0 & Q & 3 D (1)CP=0 R
G3 1 D 0 & G4 Q 4 1 1
G1
Q
S
& G2
Q
G 5 、 G6 开门。
G3 、 G4 关门。
数据允许输 入并等待。
(1)CP=0 (2)CP (由0变1时)
CP 0 1 D D 1 & Q5 G5
2.工作原理 & Q & 3 D (1)CP=0 R
G3 1 D & G4 Q 4 1
G1
Q
& G6 Q 6
S
& G2
Q
G3 、 G4 开门。
此时S=D，R=D，代入上式得：
例：钟控RS触发器的 次态真值表
输入 R 0 0 0 S 0 0 1 现态 Q 0 1 0 次态 Qn+1 0 1 1
RS Q
次态卡诺图
00 0 1
01 1 1
11 d d
10 0 0
0 1
0
1
1
0
1
0
1
0
1
1 1
0
1 1
1
0 1
0
d d
次态方程
Q
n1
S RQ
5.3 维阻D触发器
目前被广泛使用的D触发器，是采用“维持-阻塞” 结构的D触发器，简称维阻D触发器。 工作原理：维持线和阻塞线的作用。



维阻D触发器的逻辑符号、次态真值表及次态卡诺图如图 5.11所示。

图5.11 D触发器的三种表示形式 由次态卡诺图可得维阻D触发器的次态方程为： Qn+1 = D

在图5.11(a) 所示D触发器的逻辑符号中，R、S为异步直 接置0、置1端，其输入端的小圆圈表示低电平有效；

C1为时钟CP输入端，C1中的C是控制关联标记，C1表示 受其影响的输入是以数字1标记的数据输入，如1D、1J、 1K等； C1端所加的动态符号“>”表示边沿触发，该触发信号端 未带小圆圈表示上升沿触发。
第5章
时序电路的基本单元－触发器
本章主要内容
(1) 各类触发器的基本结构和工作原理 (2)触发器的逻辑特性描述 (3)触发器的主要参数
时序电路与组合电路不同。它在任何时刻的输出
不仅与电路的当前输入状态有关，而且还与先前 的输入状态有关。
为实现时序电路的逻辑功能，就必须在电路内部
包含具有存储或记忆功能的器件，用以保存与过 去输入信号有关的信息。
5.1.2 钟控RS触发器

在基本RS触发器的基础上，再增加两块“与非”门，并 用一个时钟脉冲CP来控制触发器翻转动作，则形成图5.4 所示的钟控RS触发器。
图5.4 钟控RS触发器

钟控RS触发器的CP脉冲为正脉冲。在CP脉冲没有到来时， 由于CP输入端总是处于低电平，G3和G4门被封锁，此时， 无论R、S端输入什么信号，G3和G4的输出都是1，使上 面的基本RS触发器的状态保持不变。
G5被封锁
0 D 1 1 & Q5 G5 1 1 CP 0
若D=0
1
置 0和阻1线 & & Q
3
G3
R G1 0 & S G2
Q 1 0 Q
& G6 Q 6
0
& G4 Q 4 1
1
G3 、 G4 开门。
(1)CP=0 (2)CP (由0变1时) (3)CP=1
CP 0 1 D D 0 & Q5 G5 D
具有存储或记忆功能的器件很多。在数字系统中
通常是采用称为触发器（ Flip-Flop ）的电子器件 来实现这种存储或记忆功能。
触发器也称双稳态电路，它是具有两种稳定状态
的电路，用于保存二进制信息。在某一时间内， 它只能处于一种稳定状态；只有在一定的触发信 号作用下，才能从一种稳定状态翻转到另一种稳 定状态。
1 CP 0 1 D D 0 & Q5 G5 D
Q4 至 G6 的反馈线使 S=0( 置 1) ， 起到使触发器维持在 1 状态的作 用，故称作置1维持线。
若D=1
1
0
置 1维持线 & & Q
3
G3
R G1 1 & S G2
Q 0 1 Q
& G6 Q 6
1
& G4 Q 4 1
0
(1)CP=0 (2)CP (由0变1时) (3)CP=1
CP
RD
& Q5 G5 & Q3 G3 & G1 Q
D
& G6 Q 6 SD
& G4 Q 4
& G2
Q
一般来说，本触发器正常工作时有RD=SD=1，所以 本逻辑电路可进行简化。 G1、G2组成一个基本RS触发器，代入符号化简。
CP
D
源自文库& Q5 G5
逻辑电路的化简 2 & Q3 &
G3 RG
1
Q
& G6 Q 6
CP
RD & Q5 G5 & Q3 G3 & G1 Q
D
& G6 Q 6 SD
& G4 Q 4
& G2
Q
D为数据输入端，SD和RD称为置1端和置0端，低电 平有效, 即当SD=0、RD=1时，必定有Q=1 ( 置1 ) ；当 SD= 1 、RD= 0时，必定有Q=0 (置0)。其作用是作为数 据预置或清零。

表5-1 基本RS触发器真值表
R 0 1 1 0 S 1 0 1 0
Q
Q 0 1 保持原状 不允许
1 0
图5.2 基本RS触发器的图形符号


基本RS触发器的图形符号如图5.2所示，图中的R、S输 入端带有小圆圈，表示该触发器为低电平触发。 这种触发器要求输入触发负脉冲的宽度（ ）必须 大于2tPd（tpd为一级门的平均延迟时间），否则将不能 可靠的工作（原因分析见P95）。
若Q 0，则Q 1 若Q 1 ，则Q 0
5.1 基本RS触发器
状态转换分析


触发器的两种稳定状态，在一定的输入条件下可以相 互转化，即可以从一个稳定状态翻转到另一个稳定状 态。 分析： 当R=0，S=1时，无论触发器原来处于哪种状态，因为 R=0，必有“与非门”A的输出 Q=1； Q的“1”电平又 反馈到“与非门”B的左输入端，而此时S=1，从而使 “与非门”B的输出Q=0。Q端输出的“0”电平又反馈 到A门的输入端，使A门输出的“1”保持不变。最后使 触发器置成稳定的“0”状态。（Q=0， Q =1）
0
(1)CP=0 (2)CP (由0变1时) (3)CP=1
1 CP 0 1 D D 0 & Q5 G5 D
经分析可知：不管 D=1或 0 , 本 触发器都可通过自身的反馈在 CP=1 期间自行关闭所有通道而 起到抗干扰的作用。
若D=1
1
0
& G3
Q3
& R G1 1 0 & S G2
Q 0 1 Q


当R=1，S=0时，无论触发器原来处于哪种状态，最终使 Q=0 ）。 触发器置成稳定的“1”状态。（ Q=1， 当R=1，S=1时，触发器的两个输出端电平由A门和B门的 各自反馈输入条件而定，即此时触发器的状态不能由输入 条件R和S来确定，而是保持原来状态不变。 当R=0，S=0时，两个输出端Q和 Q均为“1”，不允许。 归纳以上4种情况，可得基本RS触发器输入、输出逻辑关 系真值表，如表5-1所示。

5.2 触发器外部逻辑特性 现态： 触发器翻转前的状态，用Q表示。 次态： 触发器翻转后的状态，用Qn+1 表示。触发 器的次态取决于它的现态和输入，即触发器 的次态是触发器的现态和输入的函数。

触发器 翻转前与翻转后不同时刻的变量之
间的函数关系可以用如下两种方式描述： 真值表（次态真值表） 逻辑方程（次态方程） 次态真值表是根据触发器的工作原理归 纳出来的，以次态卡诺图为桥梁可以导 出次态方程。
(1)CP=0 (2)CP (由0变1时) (3)CP=1
1 CP 0 D D D D & Q5 G5 D
若D=0
1
(3)CP=1 Q3 时 & D=0 且
G3 D
& R D G1 & S G2
Q D D Q
& G6 Q 6
D
& G4 Q 4 1
G3 、 G4 开门。
此时触发器处于锁存状态，保 (1)CP=0 0沿此线反馈 持触发器置0，D端受到的任何干 (2)CP (由0变1时) 扰均对触发器的状态不起作用。 (3)CP=1 若D=0 1 G5被封锁 CP 0 0 1 维持阻塞工作过程分析
D 1 1 1 & Q5 1 G5 1 1 1 & G6 Q 6 0 & G3 Q3 & R G1 0 Q 1 0 Q
& G4 Q 4 1
1
& S G2
G3 、 G4 开门。
Q3 与 Q5 之间的反馈线起到了 使触发器维持在 0 状态和阻止触 (1)CP=0 发器变为 1 状态的作用，故该反 (2)CP (由0变1时0 ) 沿此线反馈 馈线称为置0维持线，置1阻塞线。 (3)CP=1
(1)CP=0 (2)CP (由0变1时) (3)CP=1 CP 0
D D D D & Q5 G5 D G3
因为基本RS触发器的状态方程为 Qn+1=S+RQn Qn+1=D
1
(2)CP & Q
3
& R D G1 & S G2
Q D D Q
& G6 Q 6
D
& G4 Q 4
D
G3 、 G4 开门。