电容屏设计规范

本文由星痕囧情贡献
pdf文档可能在WAP端浏览体验不佳。

建议您优先选择TXT，或下载源文件到本机查看。

电容屏设计注意事项第一讲：FPC 篇 1. 电子工程师、样品工程师、绘图工程师必须详细熟读芯片之 Datasheet，了解每一个 IC 的设计规范和注意事项。

2. 电子工程师率先介入每一个芯片，对每一颗新 IC 进行性能评估，对于性价比有优势的 IC，由电子工程师制作样品，对我司 sensor 与芯片的匹配性和最终 IC 性能做出评估。

3. 一旦某 IC 成功导入，后续有关该 IC 的问题，直接由电子工程师和 IC 厂家沟通，最终指导设计和绘图。

4. 样品工程师需要对每一个询价的样品进行评估，最终将设计需求提给电子工程师，电子工程师和 IC 厂家协作完成电气性能设计。

绘图工程师和样品工程师对屏体和 FPC 外形做完评估后，将外形发给电子工程师。

电子工程师需要完成 SCH，PCB，最终输出 PCB 图档给绘图工程师，最终输出给客户的图纸 check 需要三个当事人签名。

5. FPC 加工最小线宽、线距为 0.07mm，过孔为 0.2mm 内径，0.4mm 外径，铜线到边 0.3mm，压合处 pad 长 X 宽最小满足 1mm ,两侧增加对位线。

6. FPC 设计在样品阶段尽量考量使用现有规格压头，如无法公用电容屏专用压头（有高低段差）设计时应该尽量充分利用压合宽度，，将不同层的 pad 加大，而且层与层之间的分界线做宽，保证可以使
2
用现有普通压头进行分段压合。

7. FPC 制作，pitch 小于 1.0mm 的，必须制作测试pad，对于 bonding 区域 size 不够的，可引出来，测试完成后剪除，保证 FPC 出货时的外观。

在 FPCbonding 区域制作测试 pad 时，测试 pad 不可露出 FPC，Pad 外区域用 GND 包围。

8. IC 封装常用两种：a.QFN、b.BGA。

QFN 封装是芯片 pin 脚外露， FPC 制作的焊盘区域需要大于 IC pin 脚支出的尺寸。

例如：一个 5X5 的芯片，QFN 封装，表示 FPC 设计时供 IC 焊接用的区域需要做到至少 6X6.而 BGA 封装是焊盘在 IC 底部，无法用肉眼观察，焊盘制作时尽量避免在 IC 底部打过孔，芯片焊接区域用单层布线引到 IC 外面。

9. 电阻电容常用两种封装 0603 和 0402，FPC 由于区域限制，通常默认使用 0402 封装，某些特殊零件有特殊封装，需要向芯片厂家或者客户索取相应规格。

10. 杜绝自动布线，布线规格需要参考芯片厂家建议，对于互电容的芯片（Atmel Mxt224，Avago，Cy8cTMA/TMG 系列，Focaltech 等），必须保证以下规则： a． TX 和 RX 不可重叠 b．如果平行，中间加 GND，GND 线宽为信号线的两倍 c． TX 和 RX 如无法避免交叉，必须垂直。

d． FPC 弯折区域必须增加 45°网格 GND，線寬 0.1mm，網孔 0.4mm。

E．对于没有布线的区域，正反都使用 45°网格铺铜接地
11. 對於 IC 上沒有用到的 pin 腳，閱讀 datasheet 時必須仔細核對，如果有注明Open 或者悬空等，必须按照 datasheet 的规定来执行。

对于空 PIN 不可随便短起来引出镀金，如需要，必须使用化金。

12. FPC 金手指补强片，有 0.2mm 厚度和 0.3mm 厚度两种规格，如客户无指定厚度，默认 0.3mm 设计。

13. FPC 設計必須考慮客戶彎折區域，對於客戶沒有特別注明的，最好事先咨詢好，儘量避免 FPC 大面積彎曲，在 FPC 未彎折區域，可以考慮將 FPC 用雙面膠貼在面板上固定，保證 FPC 強度和功能穩定，可参考三星机种。

第二讲：屏体结构篇一：三層結構三層結構主要針對 Cypress 系列的解決方案而言，除了兩層工作層之外，需要增加一層靜電屏蔽層（shielding），ITO 導電面向上，結構如下：===================================Lens（Glass or PC/PMMA）===================================OCA1 ===================================ITO1 ===================================OCA2 ===================================ITO2 ===================================OCA3 ===================================ITO3 Shielding Layer
注意事項： 1.常規設計導電面必須向上，可節省材料降低成本 2.ITO1 和 ITO2 之間的
間距應盡可能小，保證工作層之間的信號穩定。

3.ITO3 應儘量遠離工作層，防止靜電網吸收掉大部分的工作層信號。

4.ITO1 上做包圍 shielding 保證手指觸摸到 ITO2 上量測走線產生的干擾被吸收。

5.ITO2 上做 Shielding 保證 FPC 壓合位置信號的屏蔽。

二：兩層結構目前主流芯片的解決方案均為兩層結構，主要有 Atmel Mxt224，Focal tech 5202，另外最新接触的 Avago 和 Stronix 也在尝试两层结构。

其主要適用于互容性芯片，取消了靜電屏蔽層。

結構如下： ===================================Lens（Glass or PC/PMMA）===================================OCA1 ===================================ITO1 ===================================OCA2 ===================================ITO2 注意事項： 1.導電面向上 2.ITO1 導電面與 ITO2 導電面之間的距離應該保證大於 150um，在選材上應該注意考量。

3.ITO2 應儘量適用較厚的材料，避免 ITO2 導電層距離 LCD 太近。

4.如果是使用自容式 IC，如 CypressTST 系列，对于 cost down 版本，也使用两层结构，那么在选材上要注意， ITO1+OCA2 要足够薄， ITO2 要足够厚。

三：單層結構目前業界可以支持單層結構的芯片方案并不多，韓國的 Melfas、台灣的 M-star 以及 IDP 可以實現 demo，而真正有大批量在跑的是韓國的 Melfas，其主要供貨方向是Sumsung，而 M-star 是後起之秀，其 Demo 效果完全不輸 Melfas，而且還有邊框走線寬度的優勢。

單層結構主要應用於一些對觸控精度不太高的領域，以其低廉的成本和簡單的工藝流程，成為低端市場必備的解決方案。

其结构如下：===================================Lens（Glass or PC/PMMA）===================================OCA1 ===================================ITO1 第三讲：屏体设计篇目前大尺寸的解决方案（For PET）并不多，业界有成功案例的有Pixcir，Focaltech，ITE，Mxt224，Solomon……，大尺寸 TP 的解决方案，主要难点体现在ITO-film 的表面電阻，由於玻璃結構的導電鍍材和技術與 ITO-film 不同，而要求ITO-film 的表面電阻降低，就要加厚 ITO 涂層的厚度，而蝕刻后留下的 ITO-pattern 的高度差會讓整個 TP 的可視區存在外觀不良。

另外一方面，大尺寸的触屏，如果需要保证触控的精度和双指触控的最小间距，以 Windows7 承认标准为 20mm，就需要相当数量的 I/O 口和处理速
度，这对芯片的要求也相当的高。

TP sensor 的设计分为 ITO-pattern 的设计和银胶线路的设计两部分，下面我就这两个部分进行详细的设计说明。

一．ITO-Pattern 的设计ITO-Pattern 的设计受芯片影响，目前业界常规的 Diamond 设计，没有专利问题，也是大部分 IC 厂家采用的图案，由于 Diamond 图案程式编写简单，易于作图，被广泛采用，但是由于 Diamond 图案设计也有自身的缺点，许多大型芯片公司开始研发属于自己的ITO-pattern，如 Apple，Atmel，Cypress…………目前比较优秀的单层结构的 ITO-pattern 是矩形结构，其参考 Apple 的图案为圆形，各个芯片公司进行部分修改以避免专利。

A． Dimond 设计
注意事项： 1. 以 VA 区来分配 X、Y，按照默认标准 Diamond 尺寸 5mmX5mm 来设计。

2. VA 区外扩 0.5mm 为 TP 之 AA 区，，需要将边缘半个 Diamond 衍生出去，以尽量避免边缘效应。

3. 上线 2 在 FPC 压合边留 ITO 薄膜做 T 字型静电屏蔽，上线 1 在两翼做 n 字型防护罩。

4. FPC 压合位置银胶 PAD 位置如可能，尽量留 ITO 薄膜，以保证 FPC peeling strength 可以满足 500g/cm。

B．
矩形设计
矩形设计是目前主流的，比较先进的 ITO-pattern 设计方式，因其在 Bottom-layer 的ITO 几乎是整面的，而且互容式的感应方式将 Bottom-layer 作为发射极，其适时发送出固定频率的信号，几乎对外接信号形成屏蔽，因此互容式矩形 pattern 的方案，其下层发射
极形成了工作层兼屏蔽层的功能。

而上线路就是接收，适时接收整个工作区的信号，一旦某个点的平衡被打破，那么芯片就可以检测这个点的位置。

注意事项： 1.以 VA 区来分配 X、Y，按照默认标准 pitch 尺寸 5mmX5mm 来设计。

2.VA 区外扩 0.5mm 为 TP 之 AA 区，，需要将边缘 ITO-pattern 衍生出去，以尽量避免边缘效应。

3.上线 2 在 FPC 压合边留 ITO 薄膜做 T 字型静电屏蔽，上线 1 在两翼做 n 字型防护罩。

4.FPC 压合位置银胶 PAD 位置如可能，尽量留 ITO 薄膜，以保证 FPC peeling strength 可以满足 500g/cm。

C．
三角形设计
三角形设计通常是指单层结构， ITO-pattern 设计成互相交错的其三角形，使用模拟算法来确定坐标，可用于对手写功能要求不好的低端产品，而且支持尺寸不能太大（4.3＂以下）。

目前对于三角形设计，可以实现功能的芯片厂家有 Melfas，Cypress，M-star，由于 Melfas 之设计规范不对外开放， Cypress 的新 pattern 尚未公布， M-star 的方案目前我司正在尝试，设计规范方面尚未成熟，这里就不做讲解。

二：银胶线设计银胶线路是整个 sensor 的脉络，将 sensor 的感应信号传输到芯片进行处理，是实现功能的又一个大的设计部分。

银胶线路的设计也遵循 FPC 上铜线的布线规则。

1. TX 和 RX 不可重叠。

2. TX 和 RX 如果平行，需要在 TX 和 RX 之间增加一条GND，如空间足够，GND 线宽需设计成信号的两倍。

3. 信号线银胶越细越好。

4. 我司印刷极限 pitch200um，通常默认为 100um 宽度， 100um 间距，如空间允许，可适当将间距做大。

5. 银胶和 ITO 薄膜接触的宽度默认为 0.3mm。

6. 银胶到视窗内框最小 0.4mm。

7. 银胶到屏体边缘最小 0.3mm。

8. 银胶转弯位置最好是导 45°角，避免直角过渡。

9. 为避免银胶印刷面积过大，引起误触，除了压合 pad 位置，其余地方的银胶应该尽量做细。

10. 压合 pad 位置推荐 2mmX0.5mm，部分压合位置深度不够的设计，可以将 PAD 压扁，做成1.5mmX0.6mm，保证整个压合面积为 1mm2 左右。

11. 压合位置 pitch 默认 1mm，最小0.8mm，部分极限设计可以 0.7mm。

实例分析：。