洛阳理工2017期末计算机组成原理考试资料

习题一
2、CPU：中央处理器，是计算机的核心部件，由运算器和控制器组成
4、存储单元：存储数据和读取数据的功能
5、存储元件：能寄存一位二进制代码）0或者1
11、PC：程序计数器，用来存放当前欲要执行的指令，它与主存的MAR之间有一条直接通路，且具有自动加一，即可自动形成下一条指令的地址
12、IR：指令寄存器，用来存放当前的地址
13、CU：控制单元，用来分析当前指令所需完成的操作，并发出各种微操作命令序列，用以控制所有被控制对象
14、ALU：算数逻辑单元，用来完成算数逻辑运算的
15、ACC：累加器，运算中既能存放运算前操作，又能存放运算结果的
16、MQ：乘商寄存器
17、MAR：存储器地址寄存器，用来存放欲访问的存储单元的地址其位数对应存储单元的个数
18、MDR：存储器数据寄存器，用来存放从存储器其单元取出的代码或者准备某存储单元存放的代码，其位数与存储字节相等。

习题三
1、总线：是连接多个部件的信息传输线，是各部件共享的传输介质。

2、系统总线：是指CPU，主存，I/O设备各大部件之间的信息传输线。

4、总线带宽：总线的数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数来衡量单位MBPS表示。

16、数据总线：用来传输各功能部件的数据信息，它是双向传输总线，其位数与机器字长，存储字节有关，一般8位，16位，32位
17、地址总线：主要用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址。

19、串行通信：指数据在单条1位宽的传输线上，一位一位地接顺序分时传递。

并行通信：指数据在多条并行1位宽的传输线上，同时由源传递到目的地。

习题四
1、什么是全相联映射？
主存中每一个字块映射到cache中的任何一块位置上。

2、什么是近期最少使用算法？
3、什么是EPROM?
可擦除可编程只读存储器，可进行任意次的修改信息。

4、CACHE的特点是什么？
CACHE全称是高速缓冲存储器，cache的速度远远大于主存储的速度，可以使得系统的整体性能得到极大的提高。

Cache的命中率高，可以大大提高系统的性能。

缓解CPU和内存之间的速度差异。

5、什么是动态存储器刷新?
先将原存信息读出，再由刷新放大器形成原信息并重新写入的再生过程。

通常有三种方式刷新，集中刷新，分散刷新，异步刷新。

6、半导体动态RAM和静态RAM存储特点最主要的区别是什么？
(1)半导体动态RAM是由触发器原理存储信息，因此信息都出后它仍保存期原状态不需要再生。

(2)静态RAM靠电容存储电荷的原理寄存信息，若电容上存有足够多的带你和表示存1，电容上无电荷表示0
7、计算机的存储器采用分级存储体系的主要目的是什么？
通过主存-辅存层次解决存储系统的容量问题，存储容量成本和速度之间的矛盾。

缓存-主存层次解决CPU和主存速度不匹配的问题。

8、有一主存—CACHE层次的存储器，其主存容量1MB，CACHE容量是64KB，每块8KB，若采用直接映射方式，(1)写出主存的地址和CACHE地址格式，(2)计算主存的地址各部分的位数。

(3)主存地址为25301H的单元在主存的那一块，映射到CACHE的那一块？
9、有一个组相联映像CACHE由64个存储块构成，每组包含4个存储块，主存包含4096个存储块，每块由128字节组成，(1)写出主存的地址和CACHE地址格式(2)计算CACHE和主存地址各部分的位数。

(3)主存地址为48AB9H的单元在主存的那一块，映射到CACHE的那一块？
10、现有8K×8位的ROM芯片和8K×4位的RAM芯片组成存储器，按字节编址，其中RAM的地址为2000H～5FFFH，ROM的地址为A000H～DFFFH，（1）写出需要几片芯片组成此存储器。

（2）画出此存储器结构图及与CPU的连接图。

11、用8K×8位的ROM芯片和8K×4位的RAM芯片组成存储器，按字节编址，其中RAM的地址为0000H～5FFFH，ROM的地址为C000H～FFFFH，1）写出需要几片芯片组成此存储器。

（2）画出此存储器组成结构图及与CPU的连接图
12、现有8K×4位的RAM芯片组成存储器，要求每个存储单元存放8位二进制数据，按字节编址，地址为0000H～3FFFH （1）写出需要几片芯片组成此存储器。

（2）画出此存储器结构图及与CPU的连接图。

习题五
4、说明中断向量地址和入口地址的区别和联系。

答：区别：中断向量是有硬件电路产生的中断内存地址编号，而中断入口地址是中断地址是中断服务程序地址。

联系：中断向量地址可理解为中断服务程序入口地址的编制，通过它访问可获取终端服务程序入口地址。

5、什么是多重中断？实现多重中断的必要条件是什么？
答：CPU暂停现行的中断服务程序转去出来新的中断请求，这种现象称为中断嵌套，即多重中断。

中断指令需在“保护现场”之后允许优先级高的先执行。

11、I/O的编址方式可分为统一编制和不统一编制。

12、I/O设备与主机交换信息时，信息的传送方式有：并行传递和串行传递。

13、I/O设备与主机交换信息时，不论采用串行传送还是并行传送，它们的联络方式可分为、、同步工作采用同步时标联络三种。

14、I/O设备与主机交换信息时，共有5种控制方式：程序查询方式、程序中断方式、直接存储器存取方式（DMA）、I/O通道方式、I/O处理机方式。

15、I/O接口按照功能的灵活性分类，可分为和
16、I/O接口按照数据传送的控制方式分类，有和
17、I/O接口按通用性分类，有和。

18、DMA的数据传送过程分为、和后处理3个阶段。

19、现代集成电路制造技术已将DMA制成芯片，通常有两种类型DMA芯片：和。

20、在DMA方式中，由于DMA接口与CPU共享主存，有可能出现两者争用主存的冲突，为了有效地分时使用主存，通常DMA与主存交换数据时采用、和DMA和CPU交替访问。

21、CPU响应中断时要保护现场，包括对保护程序的断点和通用寄存器和状态寄存的保护，前者通过硬件自动（中断隐指令）实现，后者可通过软件编程实现。

22、CPU在时刻采样中断请求信号（在开中断的情况下），而在时刻采样DMA的总线请求信号。

23、一次中断处理过程大致可分为、、中断响应、中断服务和中断返回等五个阶段。

24、通道是，它由指令启动，并以执行通道指令完成外围设备与主存之间进行数据传送。

25、显示器的主要性能指标是图像的和。

补充：单重终端的服务器程序包括几个过程，他们各式什么？
答：4个过程：分别是保护现场，中断服务，恢复现象，中断返回。