数字电子技术基础第四章触发器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
l 组合电路在某时刻的输出只决定于这 时刻的输入
l 时序电路在某时刻的输出决定于两个 因素：①这时刻的输入；②这时刻以 前的输入。或者这样说： ②这时刻电 路的状态
l 这时刻电路的状态反映的是这时刻以 前的电路的输入的历史
数字电子技术基础第四章触发器
几个概念
l 1状态 l 0状态 l 现态：Q n 正在考察的瞬间电路所处的状态 l 次态：Q n+1 以正在考察的瞬间为基准，下
（1）触发器的触发翻转发生 在时钟脉冲的触发沿（这里 是下降沿）。
（2）CP=1期间主触发器接收， 在 CP 下 降 沿 的 瞬 间 从 触 发 器翻转。
（3）一次变化问题。
数字电子技术基础第四章触发器
已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初 始状态为0）。
解：画出输出波形如图示。
4．波形图
数字电子技术基础第四章触发器
同步触发器存在的问题——空翻
由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果 在CP=1期间R、S发生多次变化，则锁存器的状态也可能发生多次翻转。
在一个时钟脉冲周期中，锁存器发生多次翻转的现象叫做空翻。
数字电子技术基础第四章触发器
三、主从触发器
数字电子技术基础第四章触发器
主从JK触发器的一次变化现象
主从JK触发器在CP=1期间，主触发器在输 入发生多次变化的情况下，而其状态只能 变化（翻转）一次，这种现象称为一次变 化现象。Q=0时J不能发生从0—1—0的变 化，Q=1时K不能发生从0—1—0的变化，
数字电子技术基础第四章触发器
数字电子技术基础第四章触发器
一个考察瞬间触发器将要进入的状态 l 状态：时序电路的最重要的概念
数字电子技术基础第四章触发器
（三）或非门构成的基本RS锁存器
输入端高电平有效
数字电子技术基础第四章触发器
数字电子技术基础第四章触发器
例 在用与非门组成的基本RS锁存器中，设初始状态为0，已
知输入R、S的波形图，画出两输出端的波形图。
解：由知，当R、S都为高电平时，锁存器保持原状态不变；当S 变低电平时，触 发器翻转为1状态；当R 变低电平时，锁存器翻转为0状态；不允许R、S同时 为低电平。
数字电子技术基础第四章触发器
二、逻辑门控RS锁存器
l （一）电路结构和逻辑符号
数字电子技术基础第四章触发器
l （二）逻辑功能分析
u 当CP=0时，G3和G4门被封锁，输入信号R、S
象。 （3）输入端直接控制的问题已经解决
数字电子技术基础第四章触发器
主从RS触发器的缺点 l R、S不能同时为1，即有效的输入电平 l 主从JK触发器可解决此问题
数字电子技术基础第四章触发器
（二）主从JK触发器
主从RS触发器的缺点： 使用时有约束条件 RS=0。
为此，将触发器的 两个互补的输出端 信号通过两根反馈 线分别引到输入端 的G7、G8门，这样， 就构成了JK触发器。
锁存器有两个互补 的输出端，通常把Q端的 状态作为锁存器的状态
Q=1、 =0 1状态 Q=0、 =1 0状态
输入端低电平有效
数字电子技术基础第四章触发器
(二)逻辑功能分析
数字电子技术基础第四章触发器
不稳定状态的约束
l R=S=0同时撤消时电路的状态可能有三种 情况
数字电子技术基础第四章触发器
组合电路与时序电路的区别：
l （三）利用传输延迟的边沿触发器
数字电子技术基础第四章触发器
D触发器的状态转换图：
D触发器的驱动表：
数字电子技术基础第四章触发器
2．维持—阻塞边沿D触发器的结构及工作原理
（1）同步D触发器： 该电路满足D触发器 的逻辑功能，但有 同步触发器的空翻现象。
不起作用，输出全为1，基本RS锁存器状态不 变。
u 当CP=1时， G3 和G4 门打开，输入信号R、S
经G3、G4门作用于基本RS锁存器，使Q的状态 跟随输入状态的变化而改变，其特性表如表4-3 所示。
数字电子技术基础第四章触发器
l 当R=S=1时当CP由1变0时锁存器的状态 不定。
l 或者当CP=1时，R、S同时由1变0时锁 存器的状态不定。
数字电子技术基础第四章触发器
数字电子技术基础第四章触发器
(1）功能表：
（2）特性方程：
数字电子技术基础第四章触发器
（3）状态转换图
（4）驱动表
数字电子技术基础第四章触发器
已知主从JK触发器J、K的波形如图所示，画出输出Q的波 形图（设初始状态为0）。
在画主从触发器的波形图时， 应注意以下两点：
数字电子技术基础-第四 章--触发器
2020/11/21
数字电子技术基础第四章触发器
l 4-2 l 4-3 l 4-11
作业
数字电子技术基础第四章触发器
第一节 触发器的电路结构及工作特点
l 一、基本RS锁存器
u 1．用与非门组成的基本RS锁存器
Ø（一）电路结构和逻辑符号
数字电子技术基础第四章触发器
主从T触发器和T’触发器 如果将JK触发器的J和K相连作为T输入端就构成了T触发器。 T触发器特性方程：
当T触发器的输入控制端为 T=1时，称为T’触发器。 T’触发器的特性方程为：
数字电子技术基础第四章触发器
四、边沿触发器
l （一）CMOS主从结构的边沿触发器 l （二）维持阻塞触发器
数字电子技术基础第四章触发器
数字电子技术基础第四章触发器
数字电子技术基础第四章触发器
(三) 锁存器功能的几种描述方法
l 1．特性方程 l 2．状态转换图 l 3．驱动表 l 4．波形图
数字电子技术基础第四章触发器
1．特性方程
数字电子技术基础第四章触发器
2．状态转换图
数字电子技术基础第四章触发器
பைடு நூலகம்
3．驱动表
数字电子技术基础第四章触发器
l （一）主从RS触发器
数字电子技术基础第四章触发器
主从触发器的触发翻转分为两个节拍： （1）当CP＝1时，CP’＝0，从触发器被封锁，保持原状态不变：主触发器工作，接收
R和S端的输入信号。 （2）当CP由1跃变到0时，即CP=0、CP’＝1。主触发器被封锁，输入信号R、S不再影
响主触发器的状态；从触发器工作，接收主触发器输出端的状态。 特点：（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。 （2）CP一旦变为0后，主触发器被封锁，其状态不再受R、S影响，因此不会有空翻现
l 时序电路在某时刻的输出决定于两个 因素：①这时刻的输入；②这时刻以 前的输入。或者这样说： ②这时刻电 路的状态
l 这时刻电路的状态反映的是这时刻以 前的电路的输入的历史
数字电子技术基础第四章触发器
几个概念
l 1状态 l 0状态 l 现态：Q n 正在考察的瞬间电路所处的状态 l 次态：Q n+1 以正在考察的瞬间为基准，下
（1）触发器的触发翻转发生 在时钟脉冲的触发沿（这里 是下降沿）。
（2）CP=1期间主触发器接收， 在 CP 下 降 沿 的 瞬 间 从 触 发 器翻转。
（3）一次变化问题。
数字电子技术基础第四章触发器
已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初 始状态为0）。
解：画出输出波形如图示。
4．波形图
数字电子技术基础第四章触发器
同步触发器存在的问题——空翻
由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果 在CP=1期间R、S发生多次变化，则锁存器的状态也可能发生多次翻转。
在一个时钟脉冲周期中，锁存器发生多次翻转的现象叫做空翻。
数字电子技术基础第四章触发器
三、主从触发器
数字电子技术基础第四章触发器
主从JK触发器的一次变化现象
主从JK触发器在CP=1期间，主触发器在输 入发生多次变化的情况下，而其状态只能 变化（翻转）一次，这种现象称为一次变 化现象。Q=0时J不能发生从0—1—0的变 化，Q=1时K不能发生从0—1—0的变化，
数字电子技术基础第四章触发器
数字电子技术基础第四章触发器
一个考察瞬间触发器将要进入的状态 l 状态：时序电路的最重要的概念
数字电子技术基础第四章触发器
（三）或非门构成的基本RS锁存器
输入端高电平有效
数字电子技术基础第四章触发器
数字电子技术基础第四章触发器
例 在用与非门组成的基本RS锁存器中，设初始状态为0，已
知输入R、S的波形图，画出两输出端的波形图。
解：由知，当R、S都为高电平时，锁存器保持原状态不变；当S 变低电平时，触 发器翻转为1状态；当R 变低电平时，锁存器翻转为0状态；不允许R、S同时 为低电平。
数字电子技术基础第四章触发器
二、逻辑门控RS锁存器
l （一）电路结构和逻辑符号
数字电子技术基础第四章触发器
l （二）逻辑功能分析
u 当CP=0时，G3和G4门被封锁，输入信号R、S
象。 （3）输入端直接控制的问题已经解决
数字电子技术基础第四章触发器
主从RS触发器的缺点 l R、S不能同时为1，即有效的输入电平 l 主从JK触发器可解决此问题
数字电子技术基础第四章触发器
（二）主从JK触发器
主从RS触发器的缺点： 使用时有约束条件 RS=0。
为此，将触发器的 两个互补的输出端 信号通过两根反馈 线分别引到输入端 的G7、G8门，这样， 就构成了JK触发器。
锁存器有两个互补 的输出端，通常把Q端的 状态作为锁存器的状态
Q=1、 =0 1状态 Q=0、 =1 0状态
输入端低电平有效
数字电子技术基础第四章触发器
(二)逻辑功能分析
数字电子技术基础第四章触发器
不稳定状态的约束
l R=S=0同时撤消时电路的状态可能有三种 情况
数字电子技术基础第四章触发器
组合电路与时序电路的区别：
l （三）利用传输延迟的边沿触发器
数字电子技术基础第四章触发器
D触发器的状态转换图：
D触发器的驱动表：
数字电子技术基础第四章触发器
2．维持—阻塞边沿D触发器的结构及工作原理
（1）同步D触发器： 该电路满足D触发器 的逻辑功能，但有 同步触发器的空翻现象。
不起作用，输出全为1，基本RS锁存器状态不 变。
u 当CP=1时， G3 和G4 门打开，输入信号R、S
经G3、G4门作用于基本RS锁存器，使Q的状态 跟随输入状态的变化而改变，其特性表如表4-3 所示。
数字电子技术基础第四章触发器
l 当R=S=1时当CP由1变0时锁存器的状态 不定。
l 或者当CP=1时，R、S同时由1变0时锁 存器的状态不定。
数字电子技术基础第四章触发器
数字电子技术基础第四章触发器
(1）功能表：
（2）特性方程：
数字电子技术基础第四章触发器
（3）状态转换图
（4）驱动表
数字电子技术基础第四章触发器
已知主从JK触发器J、K的波形如图所示，画出输出Q的波 形图（设初始状态为0）。
在画主从触发器的波形图时， 应注意以下两点：
数字电子技术基础-第四 章--触发器
2020/11/21
数字电子技术基础第四章触发器
l 4-2 l 4-3 l 4-11
作业
数字电子技术基础第四章触发器
第一节 触发器的电路结构及工作特点
l 一、基本RS锁存器
u 1．用与非门组成的基本RS锁存器
Ø（一）电路结构和逻辑符号
数字电子技术基础第四章触发器
主从T触发器和T’触发器 如果将JK触发器的J和K相连作为T输入端就构成了T触发器。 T触发器特性方程：
当T触发器的输入控制端为 T=1时，称为T’触发器。 T’触发器的特性方程为：
数字电子技术基础第四章触发器
四、边沿触发器
l （一）CMOS主从结构的边沿触发器 l （二）维持阻塞触发器
数字电子技术基础第四章触发器
数字电子技术基础第四章触发器
数字电子技术基础第四章触发器
(三) 锁存器功能的几种描述方法
l 1．特性方程 l 2．状态转换图 l 3．驱动表 l 4．波形图
数字电子技术基础第四章触发器
1．特性方程
数字电子技术基础第四章触发器
2．状态转换图
数字电子技术基础第四章触发器
பைடு நூலகம்
3．驱动表
数字电子技术基础第四章触发器
l （一）主从RS触发器
数字电子技术基础第四章触发器
主从触发器的触发翻转分为两个节拍： （1）当CP＝1时，CP’＝0，从触发器被封锁，保持原状态不变：主触发器工作，接收
R和S端的输入信号。 （2）当CP由1跃变到0时，即CP=0、CP’＝1。主触发器被封锁，输入信号R、S不再影
响主触发器的状态；从触发器工作，接收主触发器输出端的状态。 特点：（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。 （2）CP一旦变为0后，主触发器被封锁，其状态不再受R、S影响，因此不会有空翻现