《电子线路》二进制计数器 ppt课件

Vcc
A
CR OB
Oc
LD
C
D
SN74193 B
1
QB
2
QA CP- CP+ Qc
3 4 5 6
QD GND
7 8
预置数码：CR=0，LD=0时，QA，QB，QC，QD由A、B、C、D直接控制 加减可逆计数：CR=0，LD=1时，CP+加法，CP-减法
同步计数器
详见SN74193数据手册
课堂练习
判断： 1. 构成计数器电路的器件必须具有记忆能力。（ V ）
Q2
FF2 Q1 FF1 Q0 SD FF0
置1脉冲
触发器翻转条件
每输入一次脉冲翻转一次 Q0 = 1 Q0 = Q 1 = 1 Q0 = Q 1 = Q 2 = 1
J、K端逻辑关系
J0 = K 0 = 1 J1 = K 1 = Q 0 J2 = K2 = Q0Q1 J3 = K3 = Q0Q1Q2
对比同步/异步二进制加法计数器
Q3 FF3 1J 进位 输出 C1 1k R
0010
0100
1100
1010
异步二进制加法计数器
Q3 Q3 FF 33 FF Q2 Q2 FF 22 FF
Q1 Q1
FF 11 FF
Q0 Q0
FF 00 FF
1J 1J C1 C1 1k 1k R R
1J 1J C1 C1 1k 1k R R
1J 1J C1 C1 1k 1k R R
1J 1J
C1 C1 1k 1பைடு நூலகம் R R
进位 进位 输出 输出
CP CP
R R 6. 可否将下降沿触发改成上升沿触发？ 7. 如果要求上升沿触发，则应如何设计此异步二进制加法计数器？
异步二进制加法计数器
Q3 FF3 Q2 FF2
Q1
FF1
Q0
FF0
1J
进位 输出
1J C1 1k R
1J C1 1k R
1J
C1 1k R
Q2
FF2 1J C1 1k R
Q1 FF1 1J C1 1k R
Q0 FF0 1J CP
C1
1k R
异步 同步
Q3 Q2
R
G2
Q1
G1
Q0
＆
＆
FF3 1J C1 1k R
FF2 1J
C1 1k R
FF1 1J C1 1k R
FF0 1J C1 1k R R CP
SN74193
16
15 14 13 12 11 10 9
课本前半部分
触发器
译码电路
计数器的应用场合
生产制造
车辆工程
微控制系统
计算机
结论：计数器应用广泛
计数器的分类
计数器种类多
按进位 制划分
二 进 制 计 数 器 非 二 进 制 计 数 器
按计数增 减划分
加 法 计 数 器 减 法 计 数 器
按状态翻转与触发 信号是否同步划分
同 步 计 数 器 异 步 计 数 器
1J
进位 输出
1J C1 1k R
1J C1 1k R
1J C1 1k R
CP
C1 1k R
3. 此计数器电路结构有何特点？ 各触发器J，K都悬空 各触发器均是脉冲下降沿触发 各触发器置零端R与负脉冲相连 低位触发器的Q接高位触发器的C1
R
异步二进制加法计数器电路结构
Q3 FF3 Q2 FF2 Q1 FF1 Q0 FF0
1J
进位 输出
1J C1 1k R
1J C1 1k R
1J C1 1k R
CP
C1 1k R
4. 为何称之为异步？ 5. 为何称之为二进制？
R
异步二进制加法计数器工作原理
Q3 FF3 Q2 FF2
Q1
FF1
Q0
FF0
1J
进位 输出
1J C1 1k R
1J C1 1k R
1J
C1 1k R
CP
C1 1k R
……
基础：二进制计数器
异步二进制加法计数器
电路结构 工作原理
异步二进制加法计数器电路结构
Q3 FF3 Q2 FF2 Q1 FF1 Q0 FF0
1J
进位 输出
1J C1 1k R
1J C1 1k R
1J C1 1k R
CP
C1 1k R
1. 组成此计数器的基本器件是什么？ 2. 此器件有何基本特性?(真值表及波形图如何？)
R
异步二进制加法计数器电路结构
JK触发器 Q J CP 1 0 1 0 K 1 0 0 1 Qn+1 Qn Qn 1 0
1J C1 1k
画波形图注意事项： 1. 注意触发电平：是上升沿还是下降沿 2. 注意触发时刻JK的状态；
3. 注意触发前Qn的状态
异步二进制加法计数器电路结构
Q3 FF3 Q2 FF2 Q1 FF1 Q0 FF0
CP
C1 1k R
8. 异步二进制加法计数器有何缺点？ 9. 应该如何改进？
R
同步二进制加法计数器
Q3 Q2
G2
Q1
G1
Q0
＆
＆
FF3
FF2
FF1
FF0
1J C1 1k R
1J C1 1k R
1J C1 1k R
1J C1 1k R R
CP
四位同步二进制加法计数器逻辑关系
触发器序号
FF0 FF1 FF2 FF3
CP
R
0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 1 1 0
Q0
Q1 Q2
Q3 0
0
0
0
0
0
0
0
1
四位二进制加法计数器状态表
输入脉冲序号 0 1 2 3 4 5 0000 6 1111 7 8 1110 9 10 11 12 13 14 15 16 17 Q3 0 0 0 0 0 0 0001 0 0 1 1101 1 1 1 1 1 1 1 0 0 Q2 0 0 0 0 1 1 0011 1 1 0 1011 0 0 0 1 1 1 1 0 0 Q1 0 0 1 1 0 0 0101 1 1 0 1001 0 1 1 0 0 1 1 0 0 Q0 0 1 0 1 0 1 0110 0 0111 1 0 1000 1 0 1 0 1 0 1 0 1
《电子线路》第2版
课题：二进制计数器
第 14 章 时序逻辑电路
14.3 计数器 14.3.1 二进制计数器
课堂结构
回忆知识体系
计数器的应用场合
二进制加法计数器电路结构及工作原理
课堂练习 课堂小结 课下作业布置
知识体系
模拟电 子部分 二极管、三极管 放大电路 与或非门 课本后半部分 数字电 子部分 组合逻辑门电路 寄存器 计数器
2. 计数器、寄存器都是都是组合门电路。（ X ）
选择：
1. 构成计数器的基本电路是（ C ）
A. 或非门 B. 与非门 C. 触发器
2. 欲表示十进制的数10，需要二进制数码的位数是（ B ）
A. 2位
B. 4位
C. 3位
课堂练习 如下为三个D触发器组成的二进制计数器，工作前由负
脉冲 SD（置1端）使电路呈现111状态。