01集成电路设计导论

专用集成电路
根据某种电子设备中特定的技术要求而专门设计的 集成电路简称ASIC，其特点是集成度较高功能较多，功 耗较小，封装形式多样。
雷鑑铭
“自顶向下”（Top-down）
其设计步骤与“自底向上”步骤相反。设计者首先进 行行为设计；其次进行结构设计；接着把各子单元转换成 逻辑图或电路图；最后将电路图转换成版图。
• 混合集成电路
厚膜集成电路 薄膜集成电路
•ຫໍສະໝຸດ Baidu
双极-MOS(BiMOS)集成电路：是同时包括双极 和MOS晶体管的集成电路。综合了双极和MOS器 件两者的优点，但制作工艺复杂。
雷鑑铭
雷鑑铭
按电路的功能分类
数字集成电路(Digital IC)： 是指处理数字信号的集成电路，即采用二进制方式 进行数字计算和逻辑函数运算的一类集成电路。 模拟集成电路(Analog IC)： 是指处理模拟信号(连续变化的信号)的集成电路， 通常又可分为线性集成电路和非线性集成电路 ： 线性集成电路：又叫放大集成电路，如运算放大器、 电压比较器、跟随器等。 非线性集成电路：如振荡器、定时器等电路。 数模混合集成电路(Digital - Analog IC) ： 例如 数模(D/A)转换器和模数(A/D)转换器等。
– 有通道门阵列：就是在一个芯片上将预先制造完毕的 形状和尺寸完全相同的逻辑门单元以一定阵列的形式 排列在一起，每个单元内部含有若干器件，阵列间有 规则布线通道，用以完成门与门之间的连接。未进行 连线的半成品硅圆片称为“母片”
雷鑑铭
缺点：
• 设计复杂度高/设计周期长 • 费用高
应用范围
• 集成度极高且具有规则结构的IC（如各种类型的存储器芯片） • 对性能价格比要求高且产量大的芯片（如CPU、通信IC等） • 模拟IC/数模混合IC
– NMOS – PMOS – CMOS(互补MOS)
数字集成电路 MOS IC 双极IC <102 <100 100500 102103 103105 105107 107109 >109
按晶体管数目划分的集成电路规模
模拟集成电路 <30 30100 100300 >300
5002000 >2000
不满足
一、全定制方法
• 全定制集成电路（Full-Custom Design Approach）
• 适用于要求得到最高速度、最低功耗和最省面积的芯 片设计。 • 即在晶体管的层次上进行每个单元的性能、面积的优 化设计，每个晶体管的布局/布线均由人工设计，并需 要人工生成所有层次的掩膜（一般为13层掩膜版图） 。对每个器件进行优化，芯片性能获得最佳，芯片尺 寸最小。
个人资料—雷鑑铭
• 办公地点－－超大规模集成电路与系统研究 中心西一楼316＃ • 研究领域－－数模混合VLSI设计、CMOSMEMS工艺研究、 智能感知微弱信号检测及 处理 • 工作电话－－13971387272 • 电子邮件－－leijianming@hust.edu.cn
雷鑑铭
9 晶体管与模拟集成电路基本单元设计 10数字集成电路基本单元与版图 11Verilog HDL简介
门海示意图
门阵列生产步骤： （1）母片制造 （2）用户连接和金属布线层制造
雷鑑铭
雷鑑铭
雷鑑铭
门阵列方法的设计特点： 设计周期短，设计成本低，适合设计适当规模、 中等性能、要求设计时间短、数量相对较少的电路。 不足：设计灵活性较低；门利用率低；芯片面 积浪费。 门海方法的设计特点： 门利用率高，集成密度大，布线灵活，保证布 线布通率。 不足：仍有布线通道，增加通道是单元高度的整
集成度：每块集成电路芯片中包含的元器件数目
按使用的基片材料分类
• 单片集成电路
是指电路中所有的元器件都制作在同一块半 导体基片上的集成电路。在半导体集成电路中最 常用的半导体材料是硅，除此之外还有GaAs等。
类 别 SSI MSI LSI VLSI ULSI GSI
雷鑑铭
金属-氧化物-半导体(MOS)集成电路：主要由 MOS晶体管(单极型晶体管)构成
课程教材
• 教材：《集成电路设计基础》王成华等编著 北京航空航天大学出版社
学习本课程的目的
• • • • • 认识集成电路的发展历史、现状和未来 了解集成电路设计工艺 熟悉集成电路设计工具 掌握集成电路基本单元的设计 打好集成电路设计基础
集成电路设计基础
雷鑑铭
光学与电子信息学院微电子工程系 超大规模集成电路与系统研究中心 2014年3月
雷鑑铭
功 能 要 求 功 能 要 求 行为设计 （Verilog/VHDL） 不满足 行为仿真 满足 综合、优化 网表 不满足 时序仿真 满足 版图自动 布局、布线 不满足 后仿真 满足 流片、封装、测试 满足 流片、封装、测试 后仿真
1.4 集成电路设计方法
全定制方法（Full-Custom Design Approach） 半定制方法（Semi-Custom Design Approach） 定制法
1.2 集成电路的分类
–器件结构类型 –集成度 –使用的基片材料 –电路的功能 –应用领域
电路规模：275,000个晶体管 生产工艺：1.5um 最快速度：33MHz
雷鑑铭
雷鑑铭
雷鑑铭
按器件结构类型分类
• • 双极集成电路：主要由双极型晶体管构成
– NPN型双极集成电路 – PNP型双极集成电路
按集成度分类
二、半定制方法
• 半定制集成电路（Semi-Custom Design Approach） ——即设计者在厂家提供的半成品基础 上继续完成最终的设计，只需要生成诸 如金属布线层等几个特定层次的掩膜。 根据需求采用不同的半成品类型。
半定制方法
半定制的设计方法 分为门阵列（GA：Gate Array）法和门海（ GS：Sea of Gates）法两种： • 门阵列（GA：Gate Array）
1 集成电路设计导论
雷鑑铭
雷鑑铭
雷鑑铭
1.1 集成电路的发展
集成电路的出现 1947-1948年：公布了世界上第一支（点接触）晶 体三极管—标志电子管时代向晶体管时代过渡。因此 1956年美国贝尔实验室三人获诺贝尔奖 1950年：成功制出结型晶体管 1952年：英国皇家雷达研究所第一次提出“集成电 路”的设想 1958年：美国德克萨斯仪器公司制造出世界上第一 块集成电路（双极型-1959年公布） 1960年：制造成功MOS集成电路
雷鑑铭
集成电路芯片显微照片
集成电路芯片键合 各种封装好的集成电路
雷鑑铭
雷鑑铭
集成电路的发展
• 从此IC经历了： –SSI –MSI –LSI • 现已进入到： –VLSI –ULSI –GSI
雷鑑铭
集成电路的发展
表1 CMOS工艺特征尺寸发展进程 年份 特征尺寸 1989年 1.0µm 1993年 0.6µm 亚微米 （SM） 1997年 0.35µm 深亚微米 （DSM） 2001年 0.18µm 超深亚微米 （VDSM）
集成电路发展的特点：
特征尺寸越来越小（0.10um） 硅圆片尺寸越来越大（8inch~12inch） 芯片集成度越来越大（>2000K） 时钟速度越来越高（ >500MHz） 电源电压/单位功耗越来越低（1.0V） 布线层数/I/0引脚越来越多（9层/>1200）
水平标志 微米（M）
雷鑑铭
电路规模：2300个晶体管 生产工艺：10um 最快速度：108KHz
雷鑑铭
Intel 公司CPU—386TM
集成电路今后的发展趋势
在发展微细加工技术的基础上，开发超高速 度、 超高集成度的IC芯片。 利用先进工艺技术、设计技术、封装技术和 测试技术发展各种专用集成电路(ASIC)， 特别是开发更为复杂的片上系统(SOC)，不 断缩短产品上市时限，产品更新换代的时间 越来越短。
系统建模 （Matlab等） 不满足 电路仿真 满足 手工设计 版图
可编程逻辑器件（PLD：Programmable Logic
Device）设计方法
VLSI数字IC的设计流图
模拟IC的设计流图
雷鑑铭
雷鑑铭
雷鑑铭
全定制集成电路
优点：
• 所设计电路的集成度最高 • 产品批量生产时单片IC价格最低 • 可以用于模拟集成电路的设计与生产
雷鑑铭
IC在各个发展阶段的主要特征数据
发展阶段 主要特征 元件数/芯片 特征线宽(um) 速度功耗乘积 (uj) 栅氧化层厚度 (nm) 结深(um) 芯片面积 (mm2) 被加工硅片直 径(mm) MSI (1966) 102-103 10-5 102-10 120-100 2-1.2 <10 50-75 LSI (1971) 103-105 5-3 10-1 100-40 1.2-0.5 10-25 100-125 VLSI (1980) 105-107 3-1 1-10-2 40-15 0.5-.02 25-50 150 ULSI (1990) 107-108 <1 <10-2 15-10 0.2-.01 50-100 >150
Year of introduction 1971 1972 1974 1978 1982 1985 1989 1993 1997 1999 2000
Transistors 2,250 2,500 5,000 29,000 120,000 275,000 1,180,000 3,100,000 7,500,000 24,000,000 42,000,000
雷鑑铭
雷鑑铭
课程内容
1 集成电路设计导论 3 集成电路工艺简介 5 集成电路版图设计 7 晶体管的SPICE模型 2 集成电路材料、结构与理论 4 集成电路特定工艺 6 集成无源器件及SPICE模型 8集成电路设计仿真程序SPICE
参考教材
《集成电路设计基础》 董海青编 机械工业出版社 《IC设计基础》 任艳颖编著 西安电子科技大学出版社
雷鑑铭
12 集成电路封装与测试
雷鑑铭
第1章 集成电路设计导论
1.1 1.2 1.3 1.4 1.5 1.6 集成电路的发展 集成电路的分类 集成电路设计步骤 集成电路设计方法 电子设计自动化技术概论 九天系统综述
集成电路
Integrated Circuit ，缩写IC IC是通过一系列特定的加工工艺，将晶 体管、二极管等有源器件和电阻、电容、 电感等无源器件，按照一定的电路互连， “集成”在一块半导体晶片（如硅或砷化 镓）上，封装在一个外壳内，执行特定电 路或系统功能的一种器件。
雷鑑铭
摩尔定律
一个有关集成电路发展趋势的著名预 言，该预言直至今日依然准确。
集成电路自发明四十年以来，集成电路芯片 的集成度每三年翻两番 ，而加工特征尺寸缩小 倍。 即由Intel公司创始人之一Gordon E. Moore 博士1965年总结的规律，被称为摩尔定律。
雷鑑铭 雷鑑铭
集成电路单片集成度和最小特征尺寸的发展曲线
雷鑑铭
按应用领域分类
标准通用集成电路
通用集成电路是指不同厂家都在同时生产的用量极 大的标准系列产品。这类产品往往集成度不高，然而社 会需求量大，通用性强。
1.3集成电路设计步骤
“自底向上”（Bottom-up）
“自底向上”的设计路线，即自工艺开始，先进行单 元设计，在精心设计好各单元后逐步向上进行功能块、子 系统设计，直至最终完成整个系统设计。在模拟IC和较简 单的数字IC设计中，大多仍采用“自底向上”的设计方法 。
雷鑑铭
雷鑑铭
• “母片”的示意图：
门海
门海（SOC：Sea-of-Gate）
无通道门阵列：也是采用母片结构，它可以将没有 利用的逻辑门作为布线区，而没有指定固定的布线 通道，以此提高布线的布通率并提供更大规模的集 成度。 门海设计技术是把由一对不共栅的P管和N管组成的 基本单元铺满整个芯片（除I/O区外），基本单元 之间无氧化隔离区，布线通道不确定，宏单元连线 在无用器件区上进行。
Intel 公司CPU芯片集成度的发展
Intel 公司第一代CPU—4004
雷鑑铭
Intel’s CPU 4004 8008 8080 8086 286 386™ processor 486™ DX processor Pentium® processor Pentium II processor Pentium III processor Pentium 4 processor