24进制计数器设计

湖南人文科技学院

课程设计报告

课程名称：电子技术基础课程设计

设计题目：24进制数字电子钟时计器、译码显示电路系别: 专业: 班级: 学生姓名：学号:

起止日期：2009/06/01 ---------- 2009/06/18

指导教师:

教研室主任:

教学系审核意见:

主任签字:

摘要

24进制数字钟是一种用数字电路技术实现时计时的装置，与机

械式时钟相比具有更高的准确性和直观性。此次设计与制作24进制电子数字钟时计数、译码、显示电路需要了解组合逻辑电路和时序逻辑电路；了解集成电路的引脚安排；了解各种时计数、译码芯片的逻辑功能及使用方法；了解数字钟的原理。本次设计是基于24进制电

子数字钟的原理，实现具有24进制清零功能的电子钟，它主要由脉冲、10进制加法器74LS160、译码器74LS48、共阴极LED数码管等四个模块构成。脉冲本利用555设计一个多谐振荡器，但由于制板受单面板限制，故撤销了555设计的多谐振荡器，而直接由实验室提供脉冲。各功能模块在Quartus H软件中先由VHDL语言描述出，然后将其打包成可调用的元件，再利用原理图输入法将各模块按功能连接起来就得到顶层文件的原理图。这时，再进行时序仿真、引脚锁定和嵌入逻辑分析仪之后，就编译下载至

硬件中，选择正确的模式和各种设置后即可实现这次设计所要求的功能。

关键词：加法器;译码器;显示数码管

目录

设计要求 (1)

、/一.

前言 (1)

1. ...................................................................................................... 方案论证与对比.. (2)

1.1 方案一 (2)

1.2 方案二 (2)

1.3 两种方案的对比 (3)

2、各功能模块设计 (3)

2.1 计数器电路 (3)

2.2 译码驱动电路 (5)

2.3 共阴极七段数码管显示器 (6)

3、调试与操作说明 (8)

3.1 电路仿真效果图 (8)

3.2 P ROTEL电路印刷板原理图及印刷板制版电路图 (9)

3.3 实际电路系统的制作及测试 (10)

3.4 电路板的测试情况、参数分析与实际效果 (10)

4、心得与体会 (11)

5、元器件及仪器设备明细 (12)

6、参考文献 (13)

7、致谢 .............................................

14

24进制电子数字钟时计数、译码器、显示电路

设计要求

时间以24秒为一个周期，具有自动清零功能。

刖言

24进制电子数字钟是实现具有24进制清零功能的电子钟，它主要由脉冲、

10进制加法器74LS160、译码器74LS48、共阴极LED数码管等四个模块构成。通过找课外书，上网查找有关该课题方面的知识，将课题提交给指导老师，同指导老师讨论后课题可行。自学Multisim9和Protel软件的操作，并进行了防真实验，在11号到15到学习制作印刷板并把领来的元器件装上电路板,15号以后调试及

写课程设计报告，在这过程中主要要掌握计数、译码和显示原理的学习及焊接技术。1•方案论证与对比

1.1方案一

一、如图1所示：首先由实验室提供震荡周期为一秒的标准秒脉冲，由74LS160采用同步清零法组成二十四进制时计数器，使用74LS48为驱动器，共阴极七段

数码管作为显示器。

图1方案一结构图

1.2方案二

二、如图2所示：首先由实验室提供震荡周期为一秒的标准秒脉冲，由 74LS160 采用异步清零法组成二十四进制时计数器，使用 74LS48为驱动器，共阴极七段 数码管作为显示器。

图2方案二结构图

1.3两种方案的对比

相同点：两方案都正确，而且他们的基本的设计思想相同。

不同点：同步计数器中各个触发器都受同一个时钟脉冲控制， 当输入计数脉 冲到来时，要更新状态的触发器同时翻转。异步计数器中各个触发器没有统一的 时钟脉冲， 有的触发器直接受输入计数脉冲控制， 有的触发器则是把其他的触发 器输出用作时钟脉冲， 当输入计数脉冲到来时， 要更新状态的触发器， 有的先翻 转，有的后翻转。 再者我们对异步清零电路更加了解。 综合以上考虑我们选择第

____ •- -I -

, f ■ —_k 丿户人

二种方案。 时

钟

脉

冲

同步清零计数

电

路

译码驱动电路

时

钟

脉

冲

异步清零计数电路 译码驱动电路

2、各功能模块设计

2.1 计数器电路

集成计数器一般都设置有清零输入端和置数输入端，而且无论是清零还是置数都有同步和异步之分。有的集成计数器采用同步方式，即当CP触发沿到来时才能完成清零或置数任务；有的集成计数器则采用异步方式，即通过触发器的异步输入端来直接实现清零或置数，与CP信号无关。本设计采用具有2片十进制同步加法计数器74LS160（图2-1-1 ）、一片与非门74LS00（图2-1-2 ）和一片非门74LS04（图2-1-3 ）。由外加送来的进位脉冲送入个位计数器，电路在进位脉冲的作用下按二进制自然序依次递增1，当计数到24，这显示器个位输出0011 （也就是3），显示器十位输出0010（也就是2），显示器十位计数器只有QC 端有输出，显示器个位计数器只有QB端有输出，将QC QB端接一个二输入与非门，与非门输出一路先送入十位计数器的清零端然后取反送入或非门的另一个输入端，输出接显示器个位计数器的清零端，其每10 秒清零并向显示器十位计数器送进位脉冲，当十位输出为二，显示器个位输出为3时，将整个电路清零，完成24 秒的显示。其计数器的原理图（图2-1-4 ）。