卷积编码和Viterbi译码

卷积编码和Viterbi译码摘要本文的目的是向读者介绍了前向纠错技术的卷积编码和Viterbi译码。

前向纠错的目的（FEC）的是改善增加了一些精心设计的冗余信息，正在通过信道传输数据的通道容量。

在添加这种冗余信息的过程称为信道编码。

卷积编码和分组编码是两个主要的渠道形式编码。

简介前向纠错的目的（FEC）的是改善增加了一些精心设计的冗余信息，正在通过信道传输数据的通道容量。

在添加这种冗余信息的过程称为信道编码。

卷积编码和分组编码是两个主要的渠道形式编码。

卷积码串行数据操作，一次一个或数位。

分组码操作比较大（通常，多达几百个字节的情侣）消息块。

有很多有用的分组码和卷积多种，以及接收解码算法编码信息的DNA序列来恢复原来的各种数据。

卷积编码和Viterbi译码前向纠错技术，是一种特别适合于在其中一个已损坏的发射信号加性高斯白噪声（AWGN）的主要通道。

你能想到的AWGN信道的噪声，其电压分布也随着时间的推移，可以说是用高斯，或正常，统计分布特征，即一钟形曲线。

这个电压分布具有零均值和标准差这是一个信号与噪声比接收信号的信噪比（SNR）函数。

让我们承担起接收到的信号电平是固定的时刻。

这时如果信噪比高，噪声标准偏差小，反之亦然。

在数字通信，信噪比通常是衡量Eb /N的它代表噪声密度双面能源每比特除以之一。

卷积码通常是描述使用两个参数：码率和约束长度。

码率k/n，是表示为比特数为卷积编码器（十一）信道符号卷积编码器输出的编码器在给定的周期（N）的数量之比。

约束长度参数，钾，表示该卷积编码器的“长度”，即有多少K位阶段提供饲料的组合逻辑，产生输出符号。

K是密切相关的参数米，这表明有多少位的输入编码器周期被保留，用于编码后第一次在卷积编码器输入的出现。

的m参数可以被认为是编码器的记忆长度。

在本教程中，并在此示例的源代码，我集中精力率1 / 2卷积码。

Viterbi译码是一种两个卷积编码与解码，其他类型的算法类型的顺序解码。

序贯解码的优点，它可以执行得很好，长期约束卷积码的长度，但它有一个变量解码时间。

维特比解码的优点是它有一个固定的解码时间。

它非常适合于硬件解码器。

但它的计算需求的增长作为约束长度功能指数，因此它是在实践中通常是有限的约束长度的K = 9或更少。

斯坦福大学电信生产的K = 9的Viterbi解码器，速率高达96 Kbps的运作，和K = 7维特比解码器，以高达45 Mbps的操作。

先进的无线技术提供了一个K = 9的Viterbi解码器，速率高达每秒2兆比特运作。

日本NTT公司宣布Viterbi解码器，在60 Mbps的工作，但我不知道它的商业可用性。

摩尔定律适用于维特比解码器，以及微处理器，因此可以考虑提到作为先进设备，在1999年初采取了最先进的快照以上的税率。

多年来，卷积编码和Viterbi译码一直是主要的FEC技术，特别是在地球静止卫星通信网络，如VSAT（甚小孔径终端）网络，在空间通信中使用。

我认为最常见的变异率VSAT网络使用的是1 / 2卷积编码使用约束长度为k = 7的代码。

有了这个代码，可以传送二进制或四相相移键控（BPSK调制或QPSK），至少有5分贝以下的权力比你没有它需要的信号。

这是在瓦，比三因素更能减少！这对于减少发射器和/或天线费用率上升的数据或允许给予同样的发射功率和天线尺寸非常有用。

许多无线电频道AWGN信道，但是很多，尤其是地面广播频道也有其他障碍，如多路径，选择性衰落，干扰和大气（闪电）的噪声。

发射机和接收机的杂散信号，并可以添加到所需的相位噪声信号以及。

虽然卷积编码和Viterbi译码可能会与那些其他问题时非常有用，它未必是最好的技术。

在过去的几年里，卷积编码和Viterbi译码已开始在地球静止卫星通信领域的补充与Reed - Solomon编码。

这两个编码技术通常为串行级联卷积编码块。

通常情况下，要传输的信息进行编码，首先与Reed - Solomon码再与卷积码。

在接收端，维特比解码首先执行，由里德所罗门解码遵循。

这是认为，如果不是用于直接广播卫星（DBS）系统中的所有最，并在较新的甚小孔径终端产品，以及一些技术。

最近（1993年）一个新的并行级联卷积编码技术，作为涡轮编码称为出现了。

初始硬件编码器和解码器的Turbo编码的实现已经出现在市场上。

这种技术实现了级联的Viterbi和Reed - Solomon编码可观的性能改进。

其中一个变种的代码是产品代码也被开发出来，随着硬件实现。

说明算法（第一部分）在模拟通信信道卷积编码和Viterbi使用解码所涉及的步骤如下：（1）生成的数据将通过渠道传播的结果，是二进制数据位。

（2）卷积编码的数据符号的结果是通道。

（3）地图一/零通道符号上一对极基带信号，传输信道的符号生产。

（4）添加噪声的传播通道符号，结果收到的频道符号。

（5）量化接收通道水平，一比特量化称为硬判决，两个量化到N位被称为软判决（N通常三，四）。

（6）维特比译码进行量化上收到的频道符号，结果又是二进制数据位。

（7）比较解码数据位传输的数据位和计算错误的数量。

数据生成生成要发送的数据通过可以通过使用随机数生成器很简单的通道。

用于产生均匀分布的区间数0上，最高值是提供在C：rand ()。

使用这一功能，我们可以说，任何小于最大值的一半是零;任何值大于或等于最大值的一半是另一个。

卷积编码数据卷积编码的数据是通过使用一个移位寄存器和执行相关的组合逻辑模双增加。

（一移位寄存器仅仅是一个连锁触发器，其中第n个触发器的输出是联系在一起的第（n +1）个触发器输入。

每次时钟的有效边沿时，输入在触发器的时钟到输出，因此，数据通过一个阶段的转变。

）的组合逻辑往往是在级联异或门的形式。

作为提醒，异或门的两个输入，一个输出盖茨代表多为如下所示的逻辑符号，实现下面的真值表：异或门实现模其输入双增加。

当您级联Q两输入异或门，与第一次喂养一对的第二个项目投入，产出的第二个食的第三个，等等，一个一个的输入输出输出在链中的最后一个是模双的Q + 1输入的总和。

另一种方式来说明模，两个加法器，而这是最常用的教科书的使用方式，是一个有+符号里面。

现在，我们有两个卷积编码器（触发器组成的移位寄存器和异或门组成的相关模，两个加法器）的定义，让我们看一个卷积编码器的速度1 / 2的图片基本组成部分时，K = 3，m = 2时的代码：在这种编码器，数据位提供了每秒k比特率。

频道符号正处于= 2K的符号每秒施氮量的输出。

输入位编码器中是稳定的周期。

编码器周期开始时，输入时钟边沿发生。

当输入时钟边沿发生时，左边的触发器输出到右边触发器的时钟，上一个输入位移入左侧触发器，一个新的输入位可用。

然后上下模，两个加法器的输出趋于稳定。

输出选择器（sel的的A / B座）循环通过两个国家中的第一个州，它选择并输出上模，两个加法器的输出，在第二个状态，选择及输出的低模输出两个加法器。

上面的编码显示的K = 3，（7，5）卷积码编码器。

八进制数的第7和第5代表的代码生成多项式，当它在读取二进制（1112 1012）对应到移位寄存器的连接上，下模，两个加法器，分别为。

此代码已被确定为费率1 / 2时，K = 3的“最佳”的代码。

这是代码，我会用余下的讨论和例子的原因很明显，这将成为我们进入时，维特比解码算法得到。

让我们来看一个例子输入数据流，以及相应的输出数据流：让输入序列是0101110010100012。

假设的倒装移位寄存器中的触发器输出最初都被清除，即它们的输出是零。

第一个时钟周期，使第一个输入位，零，提供给编码器。

触发器的输出均为零。

该加法器输入到模个都是零，所以编码器的输出为002。

第二个时钟周期，使第二个输入位提供给编码器。

左手在前面一点，这是一个零触发器首饰，钟表及右手按在左手触发器输出零触发器的时钟。

加法器输入到顶部模，两个是1002，因此输出是一个。

加法器的输入模的底部，两个102，因此输出也是一个。

因此，编码器输出11个符号2的通道。

第三个时钟周期，使第三个输入位，一个零，可用于编码器。

左手在前面一点，这是一个触发器的时钟，而右手在零触发器时钟从两个位时代以前。

加法器输入到顶部模，两个是0102，因此输出是一个。

加法器的输入模的底部，两个002，因此输出为零。

因此，编码器输出10符号的通道。

时序图所示说明了此过程：输入后，所有已提交的编码器，输出序列是：00 11 10 00 01 10 01 11 11 10 00 10 11 00 112。

你可以看到从速度1 / 2 = 3的卷积编码器K表结构，由上述每个输入位有符号的三个连续对输出的影响所举的例子。

这是一个非常重要的一点，是什么给了卷积码的纠错能力。

之所以会成为显而易见的，当我们进入维特比解码算法得到的。

现在，如果我们只是要为最后一位传送数据，以上述的15位，影响三种输出符号对，我们需要输出两个符号多对。

这是在我们的例子编码器实现由时钟卷积编码器触发器二（=米）次以上，同时举行为零的投入。

这就是所谓的“冲”的编码器，并在两个以上的输出符号对结果。

最后二进制编码器输出的是这样00 11 10 00 01 10 01 11 11 10 00 10 11 00 11 10 112。

如果我们不执行冲洗操作，邮件的最后一个M 位较少的纠错能力比第一至（m - 1）个位了。

这是一个非常重要的事情要记住，如果你要使用在突发模式环境中，本纠错技术。

So的的清理移位寄存器在每个突发最初的一步。

编码器必须启动一个已知状态解码器能够对输入的数据序列重建在一个已知的正常状态和结束。

现在，让我们来看看从另一个角度编码器。

你可以认为，作为一个简单的状态机的编码器。

这个例子编码器有两个内存位，所以有四种可能的状态。

让我们给左边的触发器2 1二进制重量，而右手触发器2 0二进制重量。

最初，该编码器在全零状态。

如果第一个输入位是零，编码器停留在下一时钟沿在全零状态。

但是，如果输入位为一，编码器转换为在下一个时钟边沿到102的状态。

然后，如果下一个输入位为零，编码器转换为012状态，否则，它转换为112的状态。

下表给出了下一个状态鉴于目前的状态和输入与二进制鉴于国家：上表是通常被称为状态转换表。

我们将引用它作为下一个状态表。

现在让我们看一个表，列出通道输出符号表，鉴于目前的状态和输入数据，我们将称之为输出：你现在应该看到，这两个表，您可以完整地描述了这个例子率1 / 2时，K = 3的卷积编码器的行为。

请注意，这两个表有2（k - 1个）行，2 k列，其中K为约束长度，k为输入数位编码器的周期为每个。

这两个表会派上用场，当我们开始讨论维特比解码算法。

频道符号映射到信号电平对极映射到一个基带信号计划的回旋编码器一/零输出的是一个简单的翻译成0和1 s至1秒的问题。