实验2 半加器全加器的电路设计实现

2 =1
7486N
1 3
&
2
7400N
4
6
5 =1
7486N
4
6
5&
7400N
Si
9
Ci
10 & 8
7400N
全加器逻辑功能测试
输入
A
B
C
0
0
0
0
0
1
0
1Βιβλιοθήκη Baidu
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
输出
Si
Ci
3.3 半加器电路设计
（1）用与非门实现逻辑电路图。 （2）自拟表格验证。
Si AAB B AB
C AB
3.4 16位算术/逻辑运算电路设计
设计要求：（1）运算位数：16位 （2）进行算术和逻辑运算。
精品课件！
精品课件！
4、作业
1.完成实验总结报告。 2.预习实验3编码器、译码器和数据选择器 的应用。 3.设计电路并搭制电路。
S A B C AB
S A
=1
B
7486N 300 Ω
C
&
7400N 7404N 300 Ω
输入 AB 00 01 10 11
输出 SC
3.1半加器功能测试
3.2 全加器逻辑功能测试
Si Ai Bi Ci1 Ci ( Ai Bi )Ci1 Ai Bi
1
A
3
B
1、实验目的
1 掌握组合逻辑电路的功能测试。 2 用与非门、或非门设计实现半加器 和全加器。
2、实验设备及器件
数字万用表 数字电路实验箱 集成电路 74LS00 4-2输入与非门 74LS04 6非门 74LS86 4-2输入异或门 74LS381 集成算术/逻辑单元
3、实验内容
3.1 半加器功能测试