数字电路与逻辑设计实验报告
数字逻辑设计实验报告
一、实验目的1. 理解和掌握数字逻辑设计的基本原理和方法。
2. 熟悉数字电路的基本门电路和组合逻辑电路。
3. 培养动手能力和实验技能，提高逻辑思维和解决问题的能力。
4. 熟悉数字电路实验设备和仪器。
二、实验原理数字逻辑设计是计算机科学与技术、电子工程等领域的基础课程。
本实验旨在通过实际操作，让学生掌握数字逻辑设计的基本原理和方法，熟悉数字电路的基本门电路和组合逻辑电路。
数字逻辑电路主要由逻辑门组成，逻辑门是数字电路的基本单元。
常见的逻辑门有与门、或门、非门、异或门等。
根据逻辑门的功能，可以将数字电路分为组合逻辑电路和时序逻辑电路。
组合逻辑电路的输出只与当前输入有关，而时序逻辑电路的输出不仅与当前输入有关，还与之前的输入有关。
三、实验内容1. 逻辑门实验（1）实验目的：熟悉逻辑门的功能和特性，掌握逻辑门的测试方法。
（2）实验步骤：① 将实验箱中的逻辑门连接到测试板上。
② 根据实验要求，将输入端分别连接高电平（+5V）和低电平（0V）。
③ 观察输出端的变化，记录实验数据。
④ 分析实验结果，验证逻辑门的功能。
2. 组合逻辑电路实验（1）实验目的：掌握组合逻辑电路的设计方法，熟悉常用组合逻辑电路。
（2）实验步骤：① 根据实验要求，设计组合逻辑电路。
② 将电路连接到实验箱中。
③ 根据输入端的不同组合，观察输出端的变化，记录实验数据。
④ 分析实验结果，验证电路的功能。
3. 时序逻辑电路实验（1）实验目的：掌握时序逻辑电路的设计方法，熟悉常用时序逻辑电路。
（2）实验步骤：① 根据实验要求，设计时序逻辑电路。
② 将电路连接到实验箱中。
③ 观察电路的输出变化，记录实验数据。
④ 分析实验结果，验证电路的功能。
四、实验结果与分析1. 逻辑门实验结果：通过实验，验证了逻辑门的功能和特性，掌握了逻辑门的测试方法。
2. 组合逻辑电路实验结果：通过实验，掌握了组合逻辑电路的设计方法，熟悉了常用组合逻辑电路。
3. 时序逻辑电路实验结果：通过实验，掌握了时序逻辑电路的设计方法，熟悉了常用时序逻辑电路。
数字电路与逻辑设计实验
数字电路与逻辑设计实验报告学院：班级：姓名：学号：日期：一．实验名称：实验一：QuartusII 原理图输入法设计与实现实验二：用VHDL 设计与实现组合逻辑电路实验三：用VHDL 设计与实现时序逻辑电路实验四：用VHDL 设计与实现数码管动态扫描控制器二．实验所用器件及仪器：1.计算机2.直流稳压电源3.数字系统与逻辑设计实验开发板三．实验要求：实验一：（1）用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。
（2）用（1）实现的半加器和逻辑门设计实现一个全加器，仿真并验证其功能，并下载到实验板上测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
（3）用3—8线译码器和逻辑门设计实现函数F=/C/B/A+/CB/A+C/B/A+CBA,仿真验证其功能并下载到实验板测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
注：实验时将三个元器件放在一个new block diagram中实现。
实验二：（1）用VHDL语言设计实现一个共阴极7段数码译码器，仿真验证其功能，并下载到实验板测试。
要求用拨码开关设定输入信号，7段数码管显示输出信号。
（2）用VHDL语言设计实现一个8421码转余三码的代码器，仿真验证其功能，并下载到实验板测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
（3）用VHDL语言设计实现一个4位二进制奇校验器，输入奇数个‘1’时，输出1，否则出0；仿真验证其功能，并下载到实验板测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
实验三：（1）用VHDL语言设计实现一个带异步复位的8421 十进制计数器，仿真验证其功能，并下载到实验板测试。
要求用按键设定输入信号，发光二极管显示输出信号。
（2）用VHDL语言设计实现一个分频系数为12，输出信号占空比为50%的分频器，仿真验证其功能。
注：实验时将（1）、（2）和数码管译码器 3 个电路进行链接，并下载到实验板显示计数结果。
北邮数字电路与逻辑设计实验-实验报告(下)
北京邮电大学电路实验中心<数字电路与逻辑设计实验（下）>实验报告班级： xxx 学院： xxx实验室： xxx 审阅教师：姓名（班内序号）： xxx 学号： xxx实验时间： xxx评定成绩：目录一、任务要求 (2)1．基本要求 (2)2．提高要求 (2)二、系统设计 (2)1．设计思路 (2)2．总体框图 (4)3．分块设计 (5)（1）分频器模块 (5)（2）4×4键盘输入模块 (5)（3）数码管显示模块 (6)（4）8×8 LED点阵显示模块 (6)（5）LCD液晶屏显示模块 (6)（6）中心模块 (6)三、仿真波形及波形分析 (6)1．分频器模块 (6)2．4×4键盘输入模块 (7)3．数码管显示模块 (7)4．8×8 LED点阵显示模块 (8)5．LCD液晶屏显示模块 (8)6．中心模块 (8)四、源程序 (9)1．分频器模块 (9)2．4×4键盘输入模块 (9)3．数码管显示模块 (11)4．8×8 LED点阵显示模块 (12)5．LCD液晶屏显示模块 (19)6．中心模块 (23)五、功能说明及资源利用情况 (26)六、故障及问题分析 (27)七、总结和结论 (27)一、任务要求本电路可供甲乙二人进行猜拳游戏。
通过不同的按键控制，选择多种出拳方式，显示猜拳的结果，实现猜拳游戏，防止了作弊的可能。
1．基本要求1、甲乙双方各用4×4 键盘中的三个按键模拟“石头”、“剪刀”、“布”，一个按键为“确认”。
4×4 键盘第一行为甲，第二行为乙；2、裁判用4×4 键盘第三行的一个按键模拟“开”，一个按键为“准备”，一个按键为“复位”；3、裁判宣布“准备”后，甲乙双方分别选择出拳方式并确认；4、裁判“开”以后，用点阵的左右三列同时显示甲乙双方的猜拳选择（如下图所示），并用两个数码管显示甲乙的猜拳比分；图1甲“布”，乙“剪刀”；甲“剪刀”，乙“石头”5、猜拳游戏为五局三胜制。
数字逻辑电路实验报告
数字逻辑电路实验报告数字逻辑电路实验报告引言：数字逻辑电路是现代电子科技中的重要组成部分，它广泛应用于计算机、通信、控制系统等领域。
本实验旨在通过实际操作，加深对数字逻辑电路原理的理解，并通过实验结果验证其正确性和可靠性。
实验一：基本逻辑门的实验在本实验中，我们首先学习了数字逻辑电路的基本组成部分——逻辑门。
逻辑门是数字电路的基本构建单元，它能够根据输入信号的逻辑关系，产生相应的输出信号。
我们通过实验验证了与门、或门、非门、异或门的工作原理和真值表。
以与门为例，当且仅当所有输入信号都为高电平时，与门的输出信号才为高电平。
实验中，我们通过连接开关和LED灯，观察了与门的输出变化。
实验结果与预期相符，验证了与门的正确性。
实验二：多位加法器的设计与实验在本实验中，我们学习了多位加法器的设计和实现。
多位加法器是一种能够对多位二进制数进行加法运算的数字逻辑电路。
我们通过实验设计了一个4位全加器，它能够对两个4位二进制数进行相加，并给出正确的进位和和结果。
实验中，我们使用逻辑门和触发器等元件，按照电路图进行布线和连接。
通过输入不同的二进制数，观察了加法器的输出结果。
实验结果表明，多位加法器能够正确地进行二进制数相加，验证了其可靠性。
实验三：时序电路的实验在本实验中，我们学习了时序电路的设计和实验。
时序电路是一种能够根据输入信号的时间顺序产生相应输出信号的数字逻辑电路。
我们通过实验设计了一个简单的时序电路，它能够产生一个周期性的脉冲信号。
实验中，我们使用计数器和触发器等元件，按照电路图进行布线和连接。
通过改变计数器的计数值，观察了脉冲信号的频率和周期。
实验结果表明，时序电路能够按照设计要求产生周期性的脉冲信号，验证了其正确性。
实验四：存储器的设计与实验在本实验中，我们学习了存储器的设计和实现。
存储器是一种能够存储和读取数据的数字逻辑电路，它在计算机系统中起到重要的作用。
我们通过实验设计了一个简单的存储器，它能够存储和读取一个4位二进制数。
逻辑电路实验实验报告
一、实验名称逻辑电路实验二、实验目的1. 掌握基本的数字逻辑电路设计方法。
2. 理解并掌握常用的逻辑门及其组合电路。
3. 提高实验操作技能和观察能力。
4. 培养团队协作精神。
三、实验原理数字逻辑电路是构成数字系统的基本单元，主要由逻辑门、触发器等基本元件组成。
逻辑门是数字电路的基本单元，它按照一定的逻辑规则实现基本的逻辑运算。
本实验主要涉及以下逻辑门及其组合电路：1. 与门（AND）：当所有输入信号都为高电平时，输出信号才为高电平。
2. 或门（OR）：当至少一个输入信号为高电平时，输出信号才为高电平。
3. 非门（NOT）：将输入信号取反。
4. 异或门（XOR）：当输入信号不同时，输出信号为高电平。
四、实验器材1. 逻辑门实验板2. 逻辑笔3. 万用表4. 逻辑分析仪5. 示波器6. 计时器五、实验内容1. 与门、或门、非门、异或门的逻辑功能测试2. 组合逻辑电路设计3. 电路仿真与验证六、实验步骤1. 与门、或门、非门、异或门的逻辑功能测试（1）按照实验指导书，连接与门、或门、非门、异或门实验板。
（2）使用逻辑笔和万用表，测试各个逻辑门的输入、输出信号。
（3）记录测试结果，与理论值进行对比，分析实验误差。
2. 组合逻辑电路设计（1）根据设计要求，选择合适的逻辑门，绘制电路图。
（2）使用实验板，搭建组合逻辑电路。
（3）测试电路功能，验证设计是否正确。
3. 电路仿真与验证（1）使用逻辑分析仪或示波器，观察电路的输入、输出信号波形。
（2）分析波形，验证电路功能是否符合预期。
七、实验结果与分析1. 与门、或门、非门、异或门的逻辑功能测试实验结果如下：与门：当所有输入信号都为高电平时，输出信号才为高电平。
或门：当至少一个输入信号为高电平时，输出信号才为高电平。
非门：将输入信号取反。
异或门：当输入信号不同时，输出信号为高电平。
2. 组合逻辑电路设计（1）设计一个4位二进制加法器，包括两个输入端（A、B）和两个输出端（S、C）。
数电实验报告
《数字电路与逻辑设计》课程实验报告系（院）：计算机与信息学院专业：班级：姓名：学号：指导教师：学年学期: 2018 ~ 2019 学年第一学期实验一基本逻辑门逻辑以及加法器实验一、实验目的1．掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。
2．熟悉TTL中、小规模集成电路的外型、管脚和使用方法。
二、实验所用器件和仪表1.二输入四与非门74LS00 1片2.二输入四或非门74LS28 1片3.二输入四异或门74LS86 1片三、实验内容1．测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。
2．测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系。
3．测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。
4．掌握全加器的实现方法。
用与非门74LS00和异或门74LS86设计一个全加器。
四、实验提示1．将被测器件插入实验台上的14芯插座中。
2．将器件的引脚7与实验台的“地（GND）”连接，将器件的引脚14与实验台的+5V 连接。
3．用实验台的电平开关输出作为被测器件的输入。
拨动开关，则改变器件的输入电平。
4．将被测器件的输出引脚与实验台上的电平指示灯连接。
指示灯亮表示输出电平为1，指示灯灭表示输出电平为0。
五、实验接线图及实验结果74LS00中包含4个二与非门，74LS28中包含4个二或非门，74LS86中包含4个异或门，下面各画出测试第一个逻辑门逻辑关系的接线图及测试结果。
测试其他逻辑门时的接线图与之类似。
测试时各器件的引脚7接地，引脚14接+5V。
图中的K1、K2是电平开关输出，LED0是电平指示灯。
1．测试74LS00逻辑关系接线图及测试结果（每个芯片的电源和地端要连接）图1.1 测试74LS00逻辑关系接线图表1.1 74LS00真值表输 入输 出 引脚1引脚2 引脚3 L L HL H H HL H HHL2. 测试74LS28逻辑关系接线图及测试结果i.ii.iii. 图1.2 测试74LS28逻辑关系接线图表1.2 74LS28真值表i. 输 入 ii. 输 出 iii. 引脚2 iv. 引脚3v. 引脚1 vi. L vii. L viii. H ix. L x. H xi. L xii. Hxiii. L xiv. L xv. H xvi. Hxvii. L3．测试74LS86逻辑关系接线图及测试结果图1.3 测试74LS86逻辑关系接线图表1.3 74LS68真值表输 入输 出 引脚1引脚2 引脚3 L L L L H H H L H HHL4. 使用74LS00和74LS86设计全加器（输入来源于开关K2、K1和K0，输出送到LED 灯LED1和LED0 上，观察在不同的输入时LED 灯的亮灭情况）。
数字逻辑综合实验报告
一、实验目的本次实验旨在通过实际操作，加深对数字逻辑基本原理和设计方法的理解，提高学生在数字电路设计、仿真和调试方面的实践能力。
通过完成以下实验任务，使学生掌握以下技能：1. 理解数字逻辑电路的基本概念和原理。
2. 掌握数字逻辑电路的设计方法和步骤。
3. 学会使用仿真软件进行电路设计和仿真测试。
4. 掌握数字逻辑电路的调试和优化方法。
二、实验内容本次实验主要包含以下三个部分：1. 组合逻辑电路设计：设计一个四位加法器，并使用Logisim软件进行仿真测试。
2. 时序逻辑电路设计：设计一个简单的计数器，并使用Verilog语言进行描述和仿真。
3. 数字逻辑电路综合应用：设计一个简单的数字信号处理器，实现基本的算术运算。
三、实验步骤1. 组合逻辑电路设计（1）分析题目要求，确定设计目标和输入输出关系。
（2）根据输入输出关系，设计四位加法器的逻辑电路。
（3）使用Logisim软件搭建电路，并设置输入信号。
（4）观察仿真结果，验证电路功能是否正确。
2. 时序逻辑电路设计（1）分析题目要求，确定设计目标和状态转移图。
（2）使用Verilog语言描述计数器电路，包括模块定义、输入输出定义、状态定义和状态转移逻辑。
（3）使用仿真软件进行测试，观察电路在不同状态下的输出波形。
3. 数字逻辑电路综合应用（1）分析题目要求，确定设计目标和功能模块。
（2）设计数字信号处理器电路，包括算术运算单元、控制单元和存储单元等。
（3）使用仿真软件进行测试，验证电路能否实现基本算术运算。
四、实验结果与分析1. 组合逻辑电路设计实验结果：通过仿真测试，四位加法器电路功能正常，能够实现两个四位二进制数的加法运算。
分析：在设计过程中，遵循了组合逻辑电路设计的基本原则，确保了电路的正确性。
2. 时序逻辑电路设计实验结果：通过仿真测试，计数器电路功能正常，能够实现从0到9的计数功能。
分析：在设计过程中，正确描述了状态转移图，并使用Verilog语言实现了电路的功能。
数字电路逻辑实验报告
数字电路逻辑实验报告数字电路逻辑实验报告引言：数字电路逻辑实验是电子工程专业学生必修的一门实践课程，通过该实验可以加深对数字电路基本原理和逻辑设计的理解。
本文将对我所进行的数字电路逻辑实验进行详细报告，包括实验目的、实验原理、实验步骤、实验结果以及实验总结等内容。
实验目的：本次实验的主要目的是通过设计和实现一些基本的数字逻辑电路，如门电路、触发器电路等，加深对数字电路原理的理解。
同时，通过实验操作，掌握数字电路的搭建过程、信号的传输规律以及故障排除等技能。
实验原理：数字电路是由逻辑门组成的，逻辑门是根据布尔代数的运算规则实现逻辑运算的基本元件。
常见的逻辑门有与门、或门、非门等。
在实验中，我们将通过搭建逻辑门电路，实现不同的逻辑运算。
实验步骤：1. 实验前准备：检查实验设备的连接是否正确，确保电源和接地正常。
2. 搭建与门电路：根据逻辑与门的真值表，按照电路图连接与门电路。
3. 搭建或门电路：根据逻辑或门的真值表，按照电路图连接或门电路。
4. 搭建非门电路：根据逻辑非门的真值表，按照电路图连接非门电路。
5. 搭建触发器电路：根据触发器的真值表，按照电路图连接触发器电路。
6. 进行实验测试：将不同的输入信号输入电路，观察输出信号的变化。
实验结果：经过实验测试，我们得到了以下结果：1. 与门电路：当输入信号A和B同时为高电平时，输出信号为高电平；否则输出信号为低电平。
2. 或门电路：当输入信号A和B中至少有一个为高电平时，输出信号为高电平；否则输出信号为低电平。
3. 非门电路：当输入信号为高电平时，输出信号为低电平；当输入信号为低电平时，输出信号为高电平。
4. 触发器电路：触发器电路可以实现存储功能，当输入信号满足特定条件时，输出信号的状态会发生改变。
实验总结：通过本次实验，我对数字电路逻辑的原理和设计有了更深入的理解。
通过搭建不同的逻辑门电路和触发器电路，我熟悉了数字电路的搭建过程，并掌握了信号的传输规律。
数字电路与逻辑设计实验报告
数字电路与逻辑设计实验报告实验目的：本实验旨在通过实际操作，加深对数字电路与逻辑设计原理的理解，掌握数字电路的基本原理和设计方法，提高学生的动手能力和实际应用能力。
实验一，二极管的正向导通特性实验。
实验原理：二极管是一种半导体器件，具有单向导电特性。
当二极管的正向电压大于其开启电压时，二极管将处于导通状态；反之，当反向电压作用于二极管时，二极管将处于截止状态。
实验步骤：1. 将二极管连接到直流电源电路中；2. 通过改变电源电压，观察二极管的正向导通特性；3. 记录不同电压下二极管的导通情况。
实验结果与分析：通过实验，我们发现二极管在正向电压大于其开启电压时会导通，而在反向电压作用下会截止。
这验证了二极管的正向导通特性。
实验二，基本逻辑门的实验。
实验原理：基本逻辑门包括与门、或门、非门等，它们是数字电路的基本组成单元，通过不同的输入信号产生不同的输出信号。
实验步骤：1. 搭建与门、或门、非门的实验电路；2. 分别输入不同的逻辑信号，观察输出信号的变化；3. 记录实验结果。
实验结果与分析：通过实验，我们发现与门、或门、非门在不同的输入信号下产生了不同的输出信号，验证了基本逻辑门的工作原理。
实验三，触发器的实验。
实验原理：触发器是一种存储器件，具有记忆功能，可以存储一个比特的信息。
常见的触发器包括RS触发器、D触发器、JK触发器等。
实验步骤：1. 搭建RS触发器、D触发器、JK触发器的实验电路；2. 分别输入触发信号，观察触发器的输出变化；3. 记录实验结果。
实验结果与分析：通过实验，我们发现不同类型的触发器在接收不同触发信号时，产生了不同的输出变化，验证了触发器的存储功能。
结论：通过本次实验，我们深入理解了数字电路与逻辑设计的基本原理，掌握了数字电路的实际应用技能。
数字电路与逻辑设计是现代电子技术的基础，通过实验的学习，我们将能更好地理解和应用数字电路与逻辑设计的知识，为今后的学习和工作打下坚实的基础。
数字电路与逻辑设计实验报告
竭诚为您提供优质文档/双击可除数字电路与逻辑设计实验报告篇一：北邮数字电路与逻辑设计实验报告北京邮电大学数字电路与逻辑设计实验报告学院：班级：姓名：学号：实验一QuartusII原理图输入法设计与实现一、实验目的：(1)熟悉QuartusII原理图输入法进行电路设计和仿真；(2)掌握QuartusII图形模块单元的生成与调用；(3)熟悉实验板的使用；二、实验所用器材：(1)计算机；(2)直流稳压电源；(3)数字系统与逻辑设计实验开发板。
三、实验任务要求(1)用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。
(2)用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。
(3)用3线-8线译码器（74Ls138）和逻辑门设计实现函数,仿真验证其功能，并下载到实验板测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
四、实验原理图及仿真波形图(1)半加器半加器原理图仿真波形仿真波形图分析:根据仿真波形对比半加器真值表，可以确定电路实现了半加器的功能。
但我们也可以发现输出so出现了静态功能冒险，要消除该冒险可以加入相应的选通脉冲。
（2）全加器全加器原理图仿真波形仿真波形图分析：根据仿真波形对比半加器真值表，可以确定电路实现了全加器的功能(2)741383线-8线译码器原理图仿真波形图仿真波形图分析;当且仅当Abc输入为000、010、100、111时，F=1,可知电路实现了函数。
实验二用VhDL设计与实现组合逻辑电路一、实验目的：（1）熟悉用VhDL语言设计时序逻辑电路的方法；（2）熟悉用QuartusII文本输入法进行电路设计；（3）熟悉不同的编码及其之间的转换。
二、实验所用器材：（1）计算机；（2）直流稳压电源；（3）数字系统与逻辑设计实验开发板。
三、实验任务要求（1）用VhDL语言设计实现一个共阴极7段数码管译码器；（2）用VhDL语言设计一个8421码转余三码的代码转换器；（3）用VhDL语言设计设计一个四位2进制奇校验器。
数字电路与逻辑设计实验报告
HUNAN UNIVERSITY 数字电路与逻辑设计实验报告学生姓名董雪婧学生学号************专业班级软件工程1503指导老师何海珍2016 年12 月27 日实验一：素数检测器的设计与仿真一、实验目的1．实验前，进行预习；2．利用课余时间，在规定的时间内完成实验。
3．实验报告内容有：素数检测器的逻辑图；用VHDL语言设计素数检测器，用尽量多的方法来描述；4．实验结束前，要将素数检测器的仿真波形文件拷贝，实验报告需要。
二、实验原理对于4位输入组合N＝N3N2N1N0，当N＝1、2、3、5、7、11、1 3时该函数输出为1，其他情况输出为0”逻辑图四位素数检测器的标准和设计四位素数检测器最小化后的设计VHDL程序数据流描述：波形图三、实验内容实验步骤（解题思路）根据题目，建立文档，新建Quartus文件；根据设计图连接电路；根据其编写VHDL程序；仿真，绘制波形图；1.根据设计图连接电路2.VHDL程序关键代码仿真结果四、结果分析虽然异或不是开关代数的基本运算之一，但是在实际运用中相当普遍地使用分立的异或门。
大多数开关技术不能直接实现异或功能，而是使用多个门设计实验二：加法器的设计与仿真一、实验目的1．实验前，进行预习；2．利用课余时间，在规定的时间内完成实验。
3．实验报告内容有：全加器的逻辑图；用VHDL语言设计全加器；4．实验结束前，要填将3种电路的仿真波形文件拷贝，实验报告需要。
二、实验原理1．全加器用途：实现一位全加操作逻辑图真值表X Y CIN S COUT0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1 VHDL程序数据流描述：波形图2．四位串行加法器逻辑图波形图3．74283：4位先行进位全加器（4-Bit Full Adder）逻辑框图逻辑功能表注：1、输入信号和输出信号采用两位对折列表，节省表格占用的空间，如：[A1/A3]对应的列取值相同，结果和值[Σ1/Σ3]对应的运算是Σ1=A1+B1和Σ3=A3+B3。
数电项目实验报告(3篇)
第1篇一、实验目的1. 理解数字电路的基本概念和组成原理。
2. 掌握常用数字电路的分析方法。
3. 培养动手能力和实验技能。
4. 提高对数字电路应用的认识。
二、实验器材1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 短路线5. 电阻、电容等元器件6. 连接线三、实验原理数字电路是利用数字信号进行信息处理的电路，主要包括逻辑门、触发器、计数器、寄存器等基本单元。
本实验通过搭建简单的数字电路，验证其功能，并学习数字电路的分析方法。
四、实验内容及步骤1. 逻辑门实验（1）搭建与门、或门、非门等基本逻辑门电路。
（2）使用数字信号发生器产生不同逻辑电平的信号，通过示波器观察输出波形。
（3）分析输出波形，验证逻辑门电路的正确性。
2. 触发器实验（1）搭建D触发器、JK触发器、T触发器等基本触发器电路。
（2）使用数字信号发生器产生时钟信号，通过示波器观察触发器的输出波形。
（3）分析输出波形，验证触发器电路的正确性。
3. 计数器实验（1）搭建异步计数器、同步计数器等基本计数器电路。
（2）使用数字信号发生器产生时钟信号，通过示波器观察计数器的输出波形。
（3）分析输出波形，验证计数器电路的正确性。
4. 寄存器实验（1）搭建移位寄存器、同步寄存器等基本寄存器电路。
（2）使用数字信号发生器产生时钟信号和输入信号，通过示波器观察寄存器的输出波形。
（3）分析输出波形，验证寄存器电路的正确性。
五、实验结果与分析1. 逻辑门实验通过实验，验证了与门、或门、非门等基本逻辑门电路的正确性。
实验结果表明，当输入信号满足逻辑关系时，输出信号符合预期。
2. 触发器实验通过实验，验证了D触发器、JK触发器、T触发器等基本触发器电路的正确性。
实验结果表明，触发器电路能够根据输入信号和时钟信号产生稳定的输出波形。
3. 计数器实验通过实验，验证了异步计数器、同步计数器等基本计数器电路的正确性。
实验结果表明，计数器电路能够根据输入时钟信号进行计数，并输出相应的输出波形。
中山大学数字电路与逻辑设计实验报告材料
某某大学数字电路与逻辑设计实验报告院系信息科学与技术学院学号专业计算机科学类实验人3、实验题目：AU(Arithmetic Unit,算术单元〕设计。
实验内容：设计一个半加半减器，输入为 S、A、B,其中S为功能选择口。
利用三种方法实现。
（1）利用卡诺图简化后只使用门电路实现。
（2）使用74LS138实现。
（3）使用74LS151实现，可分两次单独记录和/差结果、进位借位结果或使用两块74LS151实现。
实验分析：通过卡诺图可得：Y=A B+A BSAB 0 100 =AB S +A BS01=(A S +A S)B11 10实验设计：（1）利用门电路实现。
①利用74LS197的八进制输出端Q1、Q2、Q3作为B 、A 、S 的输入。
②用异或门74LS86实现输出Y.③用74LS86实现A ⊕B ，再用74LS08与B 实现与门。
（2）利用74LS138实现①将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A 、G2B 接低电平，G1接高电平。
②将74LS138的Y1、Y5、Y2、Y6利用74LS20实现与非门作为输出Y 。
③将74LS138的Y3、Y5利用74LS00实现与非门作为输出。
0 0 0 1 1 0 0 0（3）利用74LS151实现将74LS197的Q3、Q2、Q1作为74LS151的S2、S1、S0输入，D1、D2、D5、D6接高电平，D0、D3、D4、D7接低电平。
Z即为输出Y、将D3、D5接高电平，其他接低电平。
Z即为输出Dn。
实验过程与出现的问题：按如下列图接好电路问题：由于实验电路箱中74LS86和74LS08不能同时工作，所以改用两次74LS00来实现与门。
实验结果：如图为第一种方式实现的示波器显示结果。
D8为时钟CP1，D9、D10、D11分别为S、A、B,D13，D14为Y，。
4、实验题目：ALU〔Arithmetic&Logic Unit，算术逻辑单元〕实验内容：用proteus设计一个六输入二输出的ALU.控制端：S2、S1、S0决定ALU的8种功能，其中指定6种功能为与、或、非、异或、全加、全减，剩余功能自由拟定。
数字电路与逻辑设计实验报告总结《数字电路与逻辑设计实验》实验报告
数字电路与逻辑设计实验报告总结《数字电路与逻
辑设计实验》实验报告
《数字电路与逻辑设计实验》实验报告总结
本次实验主要涉及数字电路与逻辑设计的相关知识，包括逻辑门、组合逻辑电路和时序逻辑电路的设计与实现。
通过实验，我们深入了解了数字电路的工作原理和设计方法。
在实验过程中，我们首先学习了常用的逻辑门，如与门、或门和非门，并掌握了它们的真值表和逻辑表达式。
然后，我们通过使用逻辑门的组合，设计并实现了各种组合逻辑电路，包括加法器、减法器、比较器等。
通过这些实验，我们加深了对组合逻辑电路的理解，掌握了它们的设计和实现方法。
接着，我们学习了时序逻辑电路的基本概念和设计方法。
我们实现了一些简单的时序逻辑电路，包括触发器、计数器等。
通过这些实验，我们了解了时序逻辑电路的功能和特点，并掌握了它们的设计和实现方法。
在实验过程中，我们注重实验的规范性和准确性。
我们认真研读实验指导书，仔细阅读相关的知识资料，确保实验操作的正确性。
同时，我们积极思考和探索，主动解决实验中遇到的问题，提高了自己的实验技能和问题解决能力。
通过本次实验，我们不仅学到了数字电路与逻辑设计的相关知识，还锻炼了我们的实验能力和实践动手能力。
我们深刻体会到了理论与实践相结合的重要性，认识到了数字电路与逻辑设计在现代科学技术中的重要地位和广泛应用。
总之，本次实验收获颇丰，为我们今后的学习和研究奠定了坚实的基础。
数字电路与逻辑设计实验报告
数字电路与逻辑设计实验报告本次实验内容主要涉及数字电路与逻辑设计的相关知识，通过实际操作和实验验证，加深对数字电路和逻辑设计原理的理解和掌握。
本次实验包括了基本的数字逻辑门电路实验、组合逻辑电路实验和时序逻辑电路实验。
首先，我们进行了基本的数字逻辑门电路实验。
在实验中，我们使用了与门、或门、非门和异或门等基本逻辑门电路，通过搭建电路并输入不同的逻辑信号，观察输出的结果，验证了逻辑门的基本功能和特性。
在实验过程中，我们发现逻辑门的输出结果与输入信号之间的逻辑关系是十分严谨和可靠的，这也为后续的实验奠定了基础。
其次，我们进行了组合逻辑电路实验。
在这一部分实验中，我们学习了多位数加法器、译码器、编码器等组合逻辑电路的设计和应用。
通过实际搭建电路并输入不同的输入信号，我们观察到了组合逻辑电路的输出结果，并验证了其设计的正确性和可靠性。
在实验过程中，我们深刻体会到了组合逻辑电路的设计原理和应用场景，对数字电路的实际应用有了更深入的了解。
最后，我们进行了时序逻辑电路实验。
时序逻辑电路是在组合逻辑电路的基础上引入了时钟信号，具有一定的存储功能和时序控制功能。
在实验中，我们学习了触发器、计数器等时序逻辑电路的设计和应用，通过实际操作和观察，我们对时序逻辑电路的工作原理和特性有了更深入的认识。
通过本次实验，我们不仅加深了对数字电路和逻辑设计原理的理解，还提高了实际动手操作和实验验证的能力。
数字电路与逻辑设计是计算机科学与技术专业的重要基础课程，对于我们的专业学习和未来的工作都具有重要意义。
通过这次实验，我们不仅掌握了数字电路和逻辑设计的基本原理和方法，还培养了动手实验和解决实际问题的能力，对我们的专业学习和未来的发展都具有重要意义。
总之，本次实验内容丰富、实用，通过实际操作和实验验证，我们加深了对数字电路与逻辑设计的理解和掌握，为我们的专业学习和未来的工作打下了坚实的基础。
希望通过不断的实践和学习，我们能够更加深入地理解和应用数字电路与逻辑设计的知识，为我们的专业发展和未来的工作做好充分的准备。
数电综合实验报告(3篇)
第1篇一、实验目的1. 巩固和加深对数字电路基本原理和电路分析方法的理解。
2. 掌握数字电路仿真工具的使用，提高设计能力和问题解决能力。
3. 通过综合实验，培养团队合作精神和实践操作能力。
二、实验内容本次实验主要分为以下几个部分：1. 组合逻辑电路设计：设计一个4位二进制加法器，并使用仿真软件进行验证。
2. 时序逻辑电路设计：设计一个4位计数器，并使用仿真软件进行验证。
3. 数字电路综合应用：设计一个数字时钟，包括秒、分、时显示，并使用仿真软件进行验证。
三、实验步骤1. 组合逻辑电路设计：（1）根据题目要求，设计一个4位二进制加法器。
（2）使用Verilog HDL语言编写代码，实现4位二进制加法器。
（3）使用ModelSim软件对加法器进行仿真，验证其功能。
2. 时序逻辑电路设计：（1）根据题目要求，设计一个4位计数器。
（2）使用Verilog HDL语言编写代码，实现4位计数器。
（3）使用ModelSim软件对计数器进行仿真，验证其功能。
3. 数字电路综合应用：（1）根据题目要求，设计一个数字时钟，包括秒、分、时显示。
（2）使用Verilog HDL语言编写代码，实现数字时钟功能。
（3）使用ModelSim软件对数字时钟进行仿真，验证其功能。
四、实验结果与分析1. 组合逻辑电路设计：通过仿真验证，所设计的4位二进制加法器能够正确实现4位二进制加法运算。
2. 时序逻辑电路设计：通过仿真验证，所设计的4位计数器能够正确实现4位计数功能。
3. 数字电路综合应用：通过仿真验证，所设计的数字时钟能够正确实现秒、分、时显示功能。
五、实验心得1. 通过本次实验，加深了对数字电路基本原理和电路分析方法的理解。
2. 掌握了数字电路仿真工具的使用，提高了设计能力和问题解决能力。
3. 培养了团队合作精神和实践操作能力。
六、实验改进建议1. 在设计组合逻辑电路时，可以考虑使用更优的电路结构，以降低功耗。
2. 在设计时序逻辑电路时，可以尝试使用不同的时序电路结构，以实现更复杂的逻辑功能。
数字电路实验的实验报告(3篇)
第1篇一、实验目的1. 理解和掌握数字电路的基本原理和组成。
2. 熟悉数字电路实验设备和仪器的基本操作。
3. 培养实际动手能力和解决问题的能力。
4. 提高对数字电路设计和调试的实践能力。
二、实验器材1. 数字电路实验箱一台2. 74LS00若干3. 74LS74若干4. 74LS138若干5. 74LS20若干6. 74LS32若干7. 电阻、电容、二极管等元器件若干8. 万用表、示波器等实验仪器三、实验内容1. 基本门电路实验（1）验证与非门、或非门、异或门等基本逻辑门的功能。
（2）设计简单的组合逻辑电路，如全加器、译码器等。
2. 触发器实验（1）验证D触发器、JK触发器、T触发器等基本触发器的功能。
（2）设计简单的时序逻辑电路，如计数器、分频器等。
3. 组合逻辑电路实验（1）设计一个简单的组合逻辑电路，如4位二进制加法器。
（2）分析电路的输入输出关系，验证电路的正确性。
4. 时序逻辑电路实验（1）设计一个简单的时序逻辑电路，如3位二进制计数器。
（2）分析电路的输入输出关系，验证电路的正确性。
5. 数字电路仿真实验（1）利用Multisim等仿真软件，设计并仿真上述实验电路。
（2）对比实际实验结果和仿真结果，分析误差原因。
四、实验步骤1. 实验前准备（1）熟悉实验内容和要求。
（2）了解实验器材的性能和操作方法。
（3）准备好实验报告所需的表格和图纸。
2. 基本门电路实验（1）搭建与非门、或非门、异或门等基本逻辑电路。
（2）使用万用表测试电路的输入输出关系，验证电路的功能。
（3）记录实验数据，分析实验结果。
3. 触发器实验（1）搭建D触发器、JK触发器、T触发器等基本触发电路。
（2）使用示波器观察触发器的输出波形，验证电路的功能。
（3）记录实验数据，分析实验结果。
4. 组合逻辑电路实验（1）设计4位二进制加法器电路。
（2）搭建电路，使用万用表测试电路的输入输出关系，验证电路的正确性。
（3）记录实验数据，分析实验结果。
数字电路与逻辑设计实验报告
数字电路与逻辑设计实验报告一、实验目的1、掌握触发器组成的同步时序逻辑电路的一般设计方法；2、掌握MSI 时序逻辑器件74LS160、74LS194的逻辑功能和使用方法；3、熟悉MSI 时序逻辑器件的一般设计方法。
二、实验仪器及设备1、直流稳压电源、数字逻辑电路实验箱、万用表、示波器2、TTLSSI 逻辑门 74LS00、74LS74、74LS76、74LS160、74LS194三、实验内容及步骤1、二进制计数器试用触发器设计一个模8的同步二进制加法计数器，给出状态图、驱动方程和逻辑电路图，并完成实验验证。
2、模M=13的扭环计数器下图6-1所示的一自起动扭环计数器的状态图。
试用时序逻辑器件74LS94将该电路设计出来，画出逻辑电路图并完成实验验证。
（要求为同步电路）四、实验结果（数据、图表、波形、程序设计等）二进制计数器状态转移图：1 0 1 1 1 0 0 1 1 0 1 1 1 0 1 1 1 0 0 0 1状态方程为：10201212Q Q Q Q Q Q Q n +=+ 012Q Q J = 012Q Q K =010111Q Q Q Q Q n +=+ 01Q J = 01Q K =010Q Q n =+ 100==K J电路图为：模M=13的扭环计数器 设计电路为：五、思考题1、用触发器和TTL SSI 逻辑门设计一个模8二进制可逆计数器。
M Q 2 Q 1 Q 0 Q 2n+1 Q 1n+1 Q 0n+1 T 2 T 1 T 0 C B 1 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 1 0 1 0 1 1 1 0 0 01 1 0 0 1 0 1 01 1 0 1 1 1 0 01 1 1 0 1 1 1 01 1 1 1 0 0 0 10 1 1 1 1 1 0 10 1 1 0 1 0 1 00 1 0 1 1 0 0 00 1 0 0 0 1 1 00 0 1 1 0 1 0 00 0 1 0 0 0 1 00 0 0 1 0 0 0 00 0 0 0 1 1 1 0电路设计为：2、用MSI时序逻辑器件构成N进制计数器的常用方法有几种？它们各有何应用特点？答：1）反馈清0法这种方法的基本思想是：计数器从全0状态S开始计数，计满N个状态后产生清0信号，使计数器恢复到初态S，然后重复上述过程。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
状态机的VHDL设计程序层次分明，结构清晰，易读易懂，易排错和修改。
在高速运算和控制方面，状态机更有其巨大的优势。由于在VHDL中，一个状态机可以由多个进程构成，一个结构体中可以包含多个状态机，而一个单独的状态机（或多个并行运行的状态机）以顺序方式的所能完成的运算和控制方面的工作与一个CPU类似。
e)一次购票成功后系统能够恰当地转入下一次购票等待状态。
f)系统能够复位。
提高要求：
将投币种类增加为1元、5元和10元三种。
二、系统设计
2、设计思路
a)购买车票时，乘客按“开始购票”按钮开始购票；
接着，选择车票的种类，即单价，分2元、4元、6元；
选择购票数量，一次购票数限制在3张以内，选择1张、2张、3张；
图5
图6
4、分模块设计
经过分析,本地铁自动售票系统的设计需要实现以下几项主要功能:票种选择,票数选择, 投币处理,出票及余额找零.
本系统可以采用模块化设计和有限状态机的设计方案来实现。
采用模块化设计方法即从整个系统的功能出发,将系统的整体逐步分解为若干个子系统和模块，然后用VHDL语言对各个模块进行编程，最后形成顶层文件，在QuartusⅡ环境下进行编译与仿真，检查所编程序是否运行正确。如果出现错误，需要进行修改，直到完全通过为止。
数字电路与逻辑设计实验报告
一、实验任务要求
设计制作一个简易地铁自动售票系统。
基本要求：
a)地铁票价统一为每张两元，只能投入币值为五元的人民币进行购票。
b)能够开机自检，检验显示器件正常。
c)通过按键开关BTN输入购票张数和投入的人民币张数并恰当显示相应信息。
d)设置适当的声音提示或显示提示表示取票和找零。
采用模块化设计的优点在于：对设计的描述从上到下逐步由粗略到详细，符合常规的逻辑思维习惯。便于由多个设计者同时进行设计从而加速整个项目的开发进度；每个子模块都能够灵活使用综合和实现工具独立进行优化，从而达到更好的优化结果；调试、更改某个子模块时，不会影响其他模块的实现结果，保证了整个设计的稳定性与可靠性。
一般有限状态机的VHDL组成:
说明部分：
主要是设计者使用TYPE语句定义新的数据类型，如：
TYPEstatesIS(st0, st1, st2, st3, st4, st5);
SIGNALpresent_state, next_state: states;
主控时序逻辑部分：
任务是负责状态机运转和在外部时钟驱动下实现内部状态转换的进程。时序进程的实质是一组触发器，因此，该进程中往往也包括一些清零或置位的输入控制信号，如Reset信号。
主控组合逻辑部分：
任务是根据状态机外部输入的状态控制信号（包括来自外部的和状态机内部的非进程的信号）和当前的状态值current_state来确定下一状态next_state的取值内容，以及对外部或对内部其他进程输出控制信号的内容。
辅助逻辑部分：
辅助逻辑部分主要是用于配合状态机的主控组合逻辑和主控时序逻辑进行工作，以完善和提高系统的性能。
e)用5位二进制数表示5个状态，分别是
状态
程序标示
代表状态
00001
Selstyle
等待选择票种状态
00010
Selticket
等待选择购票数量状态
00100
Inputmoney
等待放入钱币状态
01000
Ticketout
出票状态
10000
Givechagne
找零状态
3、系统总体框图
图1
图2
图3
图4
应用VHDL设计状态机的具体步骤如下：
（1）根据系统要求确定状态数量、状态转移的条件和各状态输出信号的赋值，并画出状态转移图；
然后，进入投币阶段，投入钱币，投入的钱币设计为1元、5元、10元币种；
当投入的钱币达到所需金额时，系统进入出票以及找零状态，售票机自动出票，并自动找出余额；
然后，再次点击“开始购票”进行另一次购票。
b)选择出站口或投币过程中，乘客都可以按“取消”，则售票机直接进入到找零状态；投币过程中，若按“取消”，则售票机将乘客已经投入的钱币全部退出，即进入找零状态，。
无论与基于VHDL的其它设计方案相比，还是与可完成相似功能的CPU相比，状态机都有其难以逾越的优越性，它主要表现在以下几方面：
由于状态机的结构模式相对简单，设计方案相对固定，特别是可以定义符号化枚举类型的状态，这一切都为VHDL综合器尽可能发挥其强大的优化功能提供了有利条件。而且，性能良好的综合器都具备许多可控或不可控的专门用于优化状态机的功能。
c)客人一次只能选择一个车票种类。3种票类型用3位二进制向量编码表示，即001表示选择2元车票，010表示选择2元车票，100选择2元车票。实验之前设计的是3种票类型用2位二进制码表示，因为考虑到仿真及下载到实验板模拟的方便，遂将之改为3位，使之每一个类型用一个按键控制。
d)票机的进币口可识别三种纸币，仿照c）中模式，拟用长度为3的二进制表示。乘客可以连续多次投入钱币，并且可以以任意顺序投入。纸币最多可以投入27元。
有限状态机（Finite State Machine，简称FSM）是指输出向量不仅依赖于当前输入向量,也依赖于过去输入向量序列的电路.一个有限状态机电路由寄存器逻辑(时序逻辑)和组合逻辑组成. 有限状态机是数字逻辑电路以及数字系统的重要组成部分，尤其应用于数字系统核心部件的设计，以实现高效率高可靠性的逻辑控制。
就运行速度而言，状态机状态变换周期只有一个时钟周期，而且，由于在每一状态中，状态机可以完成许多并行的运算和控制操作，所以，一个完整的控制程序，即使由多个并行的状态机构成，其状态数也是十分有限的。因此有理由认为，由状态机构成的硬件系统比CPU所能完成同样功能的软件系统的工作速度要高出两个数量级。
就可靠性而言，状态机的优势也是十分明显的。首先是由于状态机的设计中能使用各种无懈可击的容错技术；其次是当状态机进入非法状态并从中跳出所耗的时间十分短暂，通常只有2个时钟周期，约数十个ns，尚不足以对系统的运行构成损害.