74ls138二进制译码器 ppt

(2) 实现组合逻辑函数F(A,B,C) ( )
F ( A, B, C ) = ∑ mi (i ∈ 0 ~ 7)
Yi = S m i = m i ( S = 1, i = 0,1,2, … 7)
比较以上两式可知,把3线—8线译码器 74LS138地址输入端(A2A1A0)作为逻辑函数的输 入变量(ABC),译码器的每个输出端Yi都与某一 个最小项mi相对应,加上适当的门电路,就可以利 用译码器实现组合逻辑函数.
3.3
译码器
结束 放映
3.3.1 二进制译码器 3.3.2 二-十进制译码器
2010年4月17日11时27 分
1
复习
全班有42名同学,需几位二进制代码才能表示? 为什么要用优先编码器?
2010年4月17日11时27 分
2
3.3
译码器
译码: 编码的逆过程,将编码时赋予代码的特 定含义"翻译"出来. 译码器: 实现译码功能的电路. 编码对象 二进制代码 编码 译码 原来信息
2010年4月17日11时27 分 11
例3-4 试用74LS138译码器实现逻辑函数:
F ( A, B, C ) = ∑ m (1,3,5,6,7)
解:因为 则
Yi = mi (i = 0,1,2,…7)
= m1 + m3 + m5 + m 6 + m 7 = m1 m3 m 5 m 6 m 7 = Y1 Y3 Y5 Y6 Y7
F ( A, B, C ) = ∑ m (1,3,5,6,7)
2010年4月17日11时27 分
12
因此,正确连接控制输入端使译码器处于工作 状态,将 Y1 ,Y3 ,Y5 , 6 , 7 经一个与非门输 Y Y 出,A2,A1,A0分别作为输入变量A,B,C,就可实 现组合逻辑函数.
F ( A, B, C ) = ∑ m (1,3,5,6,7) = Y1 Y3 Y5 Y6 Y7
图3-7 三位二进制译码器的方框图
2010年4月17日11时27 分 4ຫໍສະໝຸດ Baidu
1. 74LS138的 逻辑功能 仿真
负逻辑 与非门
S为控制端 (又称使能端) S=1 译码工作 S=0 禁止译码, 输出全1 1 S = S1 S 2 S3 为便于理解功能 而分析内部电路 译码输入端
Y内部电路图= 0,1,2, … 7) i = S m i (i
S = S1 S 2 S3
2010年4月17日11时27 分 8
当译码器处于工作状态时,每输入一个二进制代 码将使对应的一个输出端为低电平,而其它输出端均 为高电平.也可以说对应的输出端被"译中". 74LS138输出端被"译中"时为低电平,所以其逻 辑符号中每个输出端 0~Y7 Y 上方均有"—"符号.
译中 为0 拒绝 伪码
2010年4月17日11时27 分 15
�
2010年4月17日11时27 分
5 输出端
表3-6 74LS138的功能表
高电平 有效
低电平 有效
禁止 译码 译 码 工 作
2010年4月17日11时27 分
译中为0
6
低电平有 效输出
三位二进 制代码
使能端
图3-8 74LS138的逻辑符号
2010年4月17日11时27 分
7
74LS138的逻辑功能 三个译码输入端(又称地址输入端)A2, A1,A0,八个译码输出端 Y0~Y7 ,以及三个控制 端(又称使能端) 1,S2 , 3. S S S1 , 2 , 3 是译码器的控制输入端,当 S1 S S = 1, 2 + S3 = 0 (即 S1 = 1,S2 和S3 均为0)时,GS S 输出为高电平,译码器处于工作状态.否则,译 码器被禁止,所有的输出端被封锁在高电平.
常用的译码器有二进制译码器,二-十进制 译码器和显示译码器等.
2010年4月17日11时27 分 3
3.3.1 二进制译码器
输入:二进制代码(N位), 输出:2N个,每个输出仅包含一个最小项. 输入是三位二进 制代码,有八种状态, 八个输出端分别对应 其中一种输入状态. 因此,又把三位二进 制译码器称为3线—8 线译码器.
仿真
2010年4月17日11时27 分
图3-10 例3-4电路图 13
3.3.2 二-十进制译码器
二—十进制译码器的逻辑功能是将输入的 BCD码译成十个输出信号.
图3-11 二—十进制译码器74LS42的逻辑符号
2010年4月17日11时27 分 14
表3-7 二-十进制译码器74LS42的功能表
Yi = S m i (i = 0,1,2, … 7)
2010年4月17日11时27 分 9
2. 应用举例
A3 =0时,片Ⅰ工作,片Ⅱ禁止 Ⅰ Ⅱ
(1)功能扩展(利用使能端实现)
仿真 扩展位 控制 图3-9 用两片74LS138译码器构成4线—16线译码器 A3 =1时,片Ⅰ禁止,片Ⅱ工作 Ⅰ Ⅱ 2010年4月17日11时27 使能端 10 分