计算机辅助电路设计实验

计算机辅助电路设计实验

实验一 集成门电路功能的测试

一、实验目的

1．熟悉集成门电路的工作原理和主要参数。 2．熟悉集成门电路的外型引脚排列及应用事项。 3．验证和掌握门电路的逻辑功能。 二、实验仪器

1．数字电路实验仪 一台 2．示波器 一台 3．信号发生器 一台 4．万用表 一块 三、理论准备

TTL 门电路的工作原理 1．TTL 门电路

（1）TTL 门电路主要有非门、与非门、或门、异或门等。为了正确使用门电路，必须了解它们的逻辑功能及其测试方法。

（2）TTL 集成电路除了标准形式外，而有其它四种结构形式：高速TTL （74H 系列），低功耗TTL （74L 系列）、高速肖特基TTL （74S 系列）以及低功耗肖特基TTL （74LS 系列）。

2．TTL 集成电路使用注意事项

1）通常TTL 电路要求电源电压V CC =5V ±0.25V 。

2）TTL 电路输出端不允许与电源短路，但可以通过提升电阻连到电源级，以提高输出高电平。 3）TTL 电路不使用的输入端，通常有两种处理方法，一是与其它使用的输入端并联；二是把不用的输入端按其逻辑功能特点接至相应的逻辑电平上，不宜悬空。

4）TTL 电路对输入信号边沿的要求。

通常要求其上升沿或下降沿小于50ns/v ～100ns/v 。当外加输入信号边沿变化很慢时，必须加整形电路（如施密特触发器）。

3．图1-1是几种集成门电路外型及引脚排列。

12345678

910111213

14V CC

GND 1234567

8

910111213

14V CC

GND

(a) 74LS00 (b) 74LS32

12345678

9

1011121314V CC

GND 1234567

89

1011121314V CC

GND 1234567

8

9

1011121314V CC

GND

(c) 74LS02 (d) 74LS86 (e) 74LS20

图1-1

四、预习要求

1． 了解数字实验仪的使用方法。

2． 根据实验內容，画出逻辑电路图、写出逻辑表达式、列出真值表。 五、实验内容

１．测与非门的逻辑功能

将74LS20（四输入端二与非门）按图1-2接线，检查无误后接通实验仪电源，然后按表1-1中给出的输入端不同情况，测输出端的逻辑状态填入表中。

表1-1

将74LS32（二输入端四或门）按图1-3

1-2中给出的输入端不同情况，测输出端的逻辑状态填入表中。

图1-3

３．测或非门的逻辑功能

将74LS02（二输入端四或非门）按图1-4接线，检查无误后接通实验仪电源，按表1-3中给出的输入端不同情况，测输出端的逻辑状态填入表中。

表1-3 图1-4

４．测异或门的逻辑功能

将74LS86（二输入端四异或门）按图1-5接线，检查无误后接通实验箱电源，然后按表1-4中给出的输入端不同情况，测输出端的逻辑状态填入表中。

表1-4

图1-5 5．测非门的逻辑功能

将74LS04（六输入端非门）按图1-6接线，检查无误后接通实验仪电源，然后按表1-5中给出的输入端不同情况，测输出端的逻辑状态填入表中。

表

1-5

6．仿真实验

采用PROTUES 软件平台，在计算机上仿真验证以上五种器件的功能它的逻辑功能。

实验二 半加器和全加器

一、实验目的

1． 掌握半加器的工作原理及电路组成。 2． 掌握全加器的工作原理及电路组成。

3． 学习及掌握组合逻辑电路的设计、调试方法。 二、实验原理

计算机最基本的任务之一是进行算术运算，在机器中四则运算——加、减、乘、除都是分解成加法运算进行的，因此加法器便成为计算机中最基本的运算单元。

1． 半加器

两个二进制数相加，叫做半加，实现半加操作的电路，称为半加器。

表2-1是半加器的真值表，图2-1为半加器的符号，A 表示加数；B 表示被加数；S 表示半加和；C 表示向高位的进位。

表2-1

A （

图2-1

从二进制数加法的角度看，真值表中只考了两个加数本身，没有考虑低位来的进位，这就是半加器一词的由来。由真值表可得半加器逻辑表达式

AB

C B

A B A B A S =⊕=+= 表2-2

2． 全加器

全加器能进行加数、被加数和低位来的 进位信号相加，并根据求和的结果给出 该位的进位信号。

A B C

图2-2 图2-2是全加器的符合，如果用A i 、B i 表示A 、B 两个数的第i 位，C i-1表示为相邻低位来的进位数，S i 表示为本位和数（称为全加和），C i 表示为向相邻高位的进位数，则根据全加运算规则可列出全加器的真值表如表2-2。利用图形法可以很容易地求出Si 、Ci 的简化函数表达式。

1-⊕⊕=i i i i C B A S i i i i i i B A C B A C +⊕=-1)(

三、实验内容与步骤

1． 用异或门74LS86及与非门74LS00设计一个半加器，并在数字逻辑电路实验仪上验证所设

计的半加器电路是否正确。

2． 用异或门74LS86及与非门74LS00设计一个全加器，并在数字逻辑电路实验仪上验证所设

计的全加器电路是否正确。

四、实验设备

数字逻辑电路实验仪 一台 万用表 一块

五、预习要求

1． 查出74LS86、74LS00的引脚图。

2． 推导由与非门构成半加器、全加器的逻辑表达式。 3． 按实验内容要求设计半加器、全加器的实验线路图。 六、报告要求

1． 画出正确的实验线路图。 2． 列出实验数据表格。