cadence约束管理器总体设置

cadence约束管理器设置是布线过程中很重要的一步，相关的设置可以使得布线事半功倍，还可以提高走线信号的信号质量，下面具体说一下。这篇文章图片大约46张，读者要仔细看看，需要说明的我会用文字解释一下，这些截图都是一步一步的操作，按着顺序的，没有间断，或者跳转，有些书籍，讲解东西，跳来跳去的，我不喜欢。这篇文章的思路是，介绍约束管理器中各个约束项，然后看看各个约束项产生的效果，接下来使用一个例子来说明整个流程，创建一个CEBUS总线，建立CEBUS的ECSET，分配该ECSET给CEBUS，然后再PCBEDITOR中对CEBUS布线，布线过程中调整走线，以便符合CEBUS的ECSET，最后验证一下。我还是用于博士的那个电路板来说明吧，真的要谢谢于博士的，希望大家购买他的书籍，支持一下。

我们打开约束管理器，对照约束管理器中间的相关约束项一个一个说明一下。拓扑结构。

阻抗约束。

最大线长和最小线长约束

总线长约束，我这里不用。

差分约束

等线长约束，这个很重要，设置比较麻烦的也是它。

接下来，我们看看，约束设置以后，布线后的情况，

上面的那个后缀是M1 M2 M3名称代表match group ，它就是实现等长约束的，SCOPE 选项有local 和global 之分，local 用于同一个网络的等长，比如T 型结构的2个分支，它们需要等长就要设置local ，不同网络间的等长要使用global ，比如ED0 ,ED1 ,ED2 ……之间的等长。

下面我就使用现有的电路板创建一个CE总线，其实没有必要对CE走线约束，但是我这里是为了说明上面的一套流程，所以就建立了一个CE的BUS。

建立一个ECSET，要分配给CEBUS的ECSET.下面的操作就是为这个ECSET设置好相关的约束选项，如果线长，阻抗，等长，差分等等。

要给等长添加一个match group。到这里我们的ECSET建立和设置好了，接下来，我们把这个ECSET分配给CEBUS这个总线。

这里说明一下一个match group 下面是net ，每个net 起码要有2个pin ，也就是pinpair ，但是有的net 有好几个pin ，我们就为其指定2pin （一个pinpair ），以便于构成一个net 。

中没有出现相关约束的颜色块显示，按下面设置。

选择相应的约束项。

下面就开始布线吧。CEBUS的走线，先把这4跟线的鼠线显示出来。

布线完成了，等长适合要求，但是线长不适合我们设置的约束，调整一下。

调整结束，下面可以看见线长约束都是绿色了，等长约束也是的。

这篇文章比较长，也比较系统的讲了一下约束管理器的设置，因为我们的重点是约束管理器的相关设置，所以，有些地方说的简单，需要自己琢磨一下，一般我们的PCB板布线也就是需要这几个约束规则，按着上面设置是没有问题的，我这里讲的是在约束管理器中直接设置约束规则，你也可以在sigxplorer里面设置，然后update到约束管理器，效果是一样的，不过那个拓扑结构设置，需要sigxplorer，

这个留给读者自己研究了。到此结束吧。