单片机低频信号发生器的设计

单片机低频信号发生器的设计

一、系统分析

1、系统实现方案

用80C51单片微型机实现整个系统的控制，并提供指令系统。用可编程接口芯片8255将CPU与外设相连，实现其间数据的并行传输。外设主要有：16*16显示屏——用于显示提示语；数字显示屏——回显键盘输入；波形发生器——显示不同频率的正弦波。通过键盘和显示电路，实现人机对话，执行频率和幅值的输入然后由单片机进行判断分析，最后输出需要的结果。

2、基本功能

屏幕上显示：正弦波 4:50Hz 5:30Hz 6:20Hz 8:停，用户根据提示，从键盘上输入所选参数，在数字显示屏上回显，在波形发生器上显示相应频率的波形。

汇编语言控制程序的结构如下图示，在键盘输入过程中有相应提示。

二、系统硬件设计

1、硬件线路图

见附录一

2、芯片说明

⑴8051单片机

MCS－51单片机内部结构：

MCS－51单片机包括如下功能部件：一个8位中央处理器；4K/8KB的ROM；128/256B 的RAM；32条I/O口；2个和3个（对8032/8052）定时器/计数器；1个具有5个中断源、2个优先级的嵌套中断结构；1个用于多微处理机通信、I/O或全双工UART（通用异步接收发生器）的串行I/O口，此外还有程序寄存器PC，程序状态寄存器PSW，堆栈寄存器SP，数据指针寄存器DPTR等部件，这些部件集成在一块芯片上，通过内部总线连接，构成完整的微型计算机。

根据8051内部结构和工作原理，可以把上述各功能部件划分为以下五部分：

①CPU结构：由运算器（ALU）、控制器（定时控制部件等）和专用寄存器三部分电路构成。

算术逻辑部件ALU：既可进行加、减、乘、除四则运算，也可以进行与、或、非、异或等逻辑运算，还具有数据传送，移位，判断和程序转移等功能。

定时控制部件：起控制器的作用，由定时控制逻辑、指令寄存器（IR）和振荡器（OSC）组成。

专用寄存器组：主要用来指示当前要执行指令的内存地址、存放操作数和指示指令执行后的状态等。

②存储器结构

存储器地址分配：存储器的地址分配有三个地址空间——ROM存储器地址空间（包括片内ROM和片外ROM）；片内RAM地址空间；片外RAM地址空间。

片内ROM：8031内部没有ROM；只有8051才有4KBROM。

片外RAM：MCS－51可以对片外RAM中数据进行读/写。

片内RAM：MCS－51的片内RAM容量只有128个存储单元，可以用来存放操作数、操作结果和实时数据。

③I/O端口：是MCS－51单片机对外部实现控制和信息交换的必经之路，是一个过度的集成电路，用于信息传送过程中的速度匹配和增强它的负载能力。

并行I/O端口：P0、P1、P2和P3，每个端口都有双向I/O功能，每个I/O端口内部都有一个8位数据输出缩存器和一个8位数据输入缓冲器。并行I/O端口一次可以传送一组二进制信息。

串行I/O端口：既可以在程序控制下把CPU的8位并行数据变成串行数据逐位从发送数据线TXD发送出去，也可以把RXO线上串行接收到的数据变成8位并行数据送给CPU，而且这种串行发送和串行接收可以单独进行，也可以同时进行。串行I/O端口一次只能传送1位二进制信息。

④定时器/计数器：8051内部有两个16位可编程定时器/计数器，命名为T0和T1，分别由TH0（高八位）和TL0（低八位），TH1和TL1拼装而成，它们均为特殊功能寄存器SFR 中的一个，用户可以通过指令对它们存取数据。T0和T1的最大计数模值为65535。T0和T1有定时器和计数器两种工作模式，每种模式下又分为若干工作方式。在定时器模式下，T0和T1的计数脉冲可以由单片机时钟脉冲经12分频后提供，定时时间和单片机时钟频率有关。在T0和T1的计数脉冲可以从P3.4和P3.5引脚上输入。

⑤中断系统：8051共可处理五个中断源发出的中断请求，可以对五个中断请求信号进行排队和控制，并响应其中优先权最高的中断请求。8051的五个中断源有内部和外部之分：外部中断源有二个，通常指外部设备；内部中断源有三个，两个定时器/计数器中断源和一个串行口中断源。8051的中断系统主要有中断允许控制器IE和中断优先级控制器IP等组成。IE用于控制五个中断源中哪些中断请求被允许向CPU提出，哪些被禁止；IP用于控制五个中断源的中断请求的优先级最高，可以被CPU最先处理。

MCS－51单片机引脚功能：

1、端口线（4×8＝32条）

①P0.7～P0.0：若8051不带片外存储器，P0.7～P0.0可作为通用I/O使用，传送CPU的

输入、输出数据。

若8051带片外存储器，P0.7～P0.0在CPU访问片外存储器时先是用于传

送片外存储器的低8位地址，然后传送CPU对片外存储器的读写数据。

②P1.7～P1.0：可作为通用I/O使用，传送用户的输入、输出数据。

③P2.7～P2.0：可作为通用I/O使用。

可配合P1.7～P1.0传送片内EPROM12位地址中的高4位地址。

④P3.7～P3.0：可作为通用I/O使用。

可作控制用，专用功能。

2、电源线（2条）

VCC为＋5V电源线。

VSS为接地线。

3、控制线（16条）

①ALE/PROG：地址锁存允许/编程线

②EA/VPP：允许访问片外存储器/编程电源线

③PSEN：片外ROM选通线。

④RST/VPD：复位、备用电源线。

⑤XTAL1和XTAL2：片内振荡电路输入线。

⑵6116

6116是2K×8位静态随机存储器芯片，采用CMOS工艺制作，单一＋5V电源，额定功耗160mW，典型存取时间为200ns，24线双列直插式封装。A0～A10为片内11位地址线；IO0～IO7为8位数据线；CE为片选信号线；OE、WE为读、写信号线。

⑶74LS373

74LS373是一个三态门的8位锁存器，它可以作为8031外部的一个扩展输入口。

接口电路的工作原理：当外设把数据准备好后，发出一个控制信号XT加到373的G端，即锁存控制端，使输入数据在74LS373种锁存。在执行上面的第二条指令时，P2.6=0，RD有效，通过或门后加到373的OE端，即373的三态门控制端，使三态门畅通，锁存的数据读入到累加器中。

⑷8155

8155是Intel公司研制的通用I/O接口芯片,MCS－51和8155相连不仅可为外设提供两个8位I/O端口（A口和B口）和一个6位I/O端口（C口），也可为CPU提供一个256字节的RAM和一个14位定时器/计数器。

8155共由7部分电路组成：

①双向数据总线缓冲器：该缓冲器是8位的，用于传送CPU对RAM存储器的读写数据。

②地址缩存器：共有8位，用于锁存CPU送来的RAM单元地址和端口地址。

③地址译码器和读写控制器：地址译码器的地址由地址缩存器输出端送来，读写控制接RD和WR线上信息，实现对CPU和8155间所传信息的控制。

④RAM：容量为256字节，主要用于存放实时数据。

⑤I/O寄存器：分为A、B和C三个端口。A口和B口的I/O寄存器为8位，既可以存放外设的输出数据，也可以存放外设的输入数据；C口的I/O寄存器只有6位，用于存放I/O数据或命令、状态信息。

⑥命令寄存器和状态寄存器：皆为8位寄存器，命令寄存器存放CPU送来的命令字，状态寄存器存放8155的状态字。

⑦定时器/计数器：这是一个二进制的14位减1计算器，计数器初值由CPU通过程序送来。

8155引脚功能：

①地址/数据总线（8条）：AD7～AD0。

②I/O总线（22条）：PA7～PA0，通用I/O总线；

PB7～PB0，通用I/O总线；

PC5～PC0，I/O数据/控制线。

③控制总线（8条）：RESET－总清输入线；

CE和IO/M－CE为片选输入线，IO/M为I/O端口或RAM的选通

线；

RD和WR－RD是读/写命令输入线，WR是写命令线；

ALE－允许地址输入线；

T/IN和T/OUT：T/IN是计数器输入线，T/OUT为计数器输出线；