第三章逻辑门电路全解
数字电路教案-阎石-第三章-逻辑门电路
第3章逻辑门电路3.1 概述逻辑门电路:用以实现基本和常用逻辑运算的电子电路。
简称门电路.用逻辑1和0 分别来表示电子电路中的高、低电平的逻辑赋值方式，称为正逻辑,目前在数字技术中，大都采用正逻辑工作；若用低、高电平来表示，则称为负逻辑。
本课程采用正逻辑。
获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态.在数字集成电路的发展过程中，同时存在着两种类型器件的发展。
一种是由三极管组成的双极型集成电路,例如晶体管-晶体管逻辑电路（简称TTL电路）及射极耦合逻辑电路（简称ECL电路）.另一种是由MOS管组成的单极型集成电路，例如N-MOS逻辑电路和互补MOS(简称COMS）逻辑电路。
3。
2 分立元件门电路3。
3.1二极管的开关特性3.2.2三极管的开关特性NPN型三极管截止、放大、饱和3种工作状态的特点工作状态截止放大饱和条件i B＝0 0＜i B＜I BS i B＞I BS工作特点偏置情况发射结反偏集电结反偏u BE〈0，u BC〈0发射结正偏集电结反偏u BE>0，u BC〈0发射结正偏集电结正偏u BE〉0，u BC〉集电极电流i C＝0 i C＝βi B i C＝I CSce间电压u CE＝V CC u CE＝V CC－i C R cu CE＝U CES＝0.3Vce间等效电阻很大，相当开关断开可变很小，相当开关闭合3.2。
3二极管门电路1、二极管与门2、二极管或门u A u B u Y D1D20V 0V 0V 5V 5V 0V 5V 5V0V4。
3V4。
3V4.3V截止截止截止导通导通截止导通导通3。
2.4三极管非门3。
2。
5组合逻辑门电路1、与非门电路2、或非门电路3.3 集成逻辑门电路一、TTL与非门1、电路结构(1）抗饱和三极管作用：使三极管工作在浅饱和状态。
因为三极管饱和越深，其工作速度越慢，为了提高工作速度，需要采用抗饱和三极管。
构成:在普通三极管的基极B和集电极C之间并接了一个肖特基二极管(简称SBD）。
数字模拟电路---第三章 逻辑门电路(1)
路。
简称门电路。
5V一、TTL 与非门图3-1 典型TTL 与非门电路3.2 TTL 集成门电路•数字集成电路中应用最广的为TTL 电路（Transister-Transister-Logic 的缩写）•由若干晶体三极管、二极管和电阻组成，TTL 集成电路有54/74系列 ①输出高电平UOH 和输出低电平UOL 。
•输出高电平U OH：至少有一个输入端接低电平时的输出电平。
•输出低电平U OL：输入全为高电平时的输出电平。
• 电压传输特性的截止区的输出电压UOH=3.6V，饱和区的输出电压UOL=0.3V。
一般产品规定U OH≥2.4V、U OL＜0.4V时即为合格。
二、TTL与非门的特性参数③开门电平U ON 和关门电平U OFF 。
开门电平U ON 是保证输出电平达到额定低电平(0.3V )时，所允许输入高电平的最低值，表示使与非门开通的最小输入电平。
通常U ON =1.4V ，一般产品规定U ON ≤1.8V 。
关门电平U OFF 是保证输出电平为额定高电平(2.7V 左右)时，允许输入低电平的最大值，表示与非门关断所允许的最大输入电平。
通常U OFF ≈1V ，一般产品要求U OFF ≥0.8V 。
5). 扇入系数Ni和扇出系数N O 是指与非门的输入端数目。
扇入系数Ni是指与非门输出端连接同类门的个数。
反扇出系数NO映了与非门的带负载能力。
6）输入短路电流I IS 。
当与非门的一个输入端接地而其余输入端悬空时，流过接地输入端的电流称为输入短路电流。
7）8）平均功耗P 指在空载条件下工作时所消耗的电功率。
三、TTL门电路的改进 74LS系列 性能比较好的门电路应该是工作速度既快，功耗又小的门电路。
因此，通常用功耗和传输延迟时间的乘积(简称功耗—延迟积或pd积)来评价门电路性能的优劣。
74LS系列又称低功耗肖特基系列。
74LS系列是功耗延迟积较小的系列(一般t pd＜5 ns，功耗仅有2 mW) 并得到广泛应用。
数电第五版(阎石)第三章课后习题及答案
第三章门电路解：两种情况下的电压波形图如图A3.4所示。
【题3.7】试分析图3.7中各电路图的逻辑功能，写出输出的逻辑函数式。
（a ）图P3.7（a ）电路可划分为四个反相器电路和一个三输入端的与非门电路，如图所示。
从输入到输出逐级写出输出的逻辑函数式，'111'1'1'1)(,,,C B A D C C B B A A ''''111')(C B A C B A C B A D Y（b ）图P3.7（b ）电路可划分为五个反相器电路和一个或非门电路，如图所示。
从输入到输出逐级写出输出的逻辑函数式：'111''''()()YA B C A B C ABC（c ）图P3.7（c ）电路可划分为三个与非门电路、两个反相器电路和一个或非门电路，如图所示。
从输入到输出逐级写出输出的逻辑函数式：''')(,)(,)'(,)(G INHH EF G CD F AB E '''''()()'()'()()Y I H AB CD INH AB CD INH（d）图P3.7（d）电路可划分为两个反相器电路和两个传输门电路，如图所示。
从输入到输出逐级写出输出的逻辑函数式：'YBAAB'【题3.8】试画出图3-8（a）（b）两个电路的输出电压波形，输入电压波形如图（c）所示。
输出电压波形如右图所示：【题3.9】 在图3-21所示电路中，G 1和G 2是两个OD 输出结构的与非门74HC03，74HC03输出端MOS 管截止电流为 导通时允许的最大负载电流为这时对应的输出电压V OL （max ）=0.33V 。
负载门G 3-G 5是3输入端或非门74HC27，每个输入端的高电平输入电流最大值为 ，低电平输入电流最大值为 ，试求在 、、、、并且满足 ，的情况下， 的取值的允许范围。
第3章门电路
&Y
4
第三章门电路
2.二极管或门
图3.2.6 二极管或门
A/V B/V Y/V
000 0 3 2.3 3 0 2.3 3 3 2.3
AB
Y
0
0
0
0
1
1
1
0
1
1
1
1
Y=A+B A
B
A
≥1
Y
Y
B
北方工业大学信息工程学院
叶青制作
5
３.３ TTL门电路
第三章门电路
集成电路(IC)：在一块半导体基片上制作出一个完整的逻辑电路所 需要的全部元件和连线。使用时接：电源、输入和输出。
北方工业大学信息工程学院
叶青制作
3
第三章门电路
1.二极管与门
设：VCC=5V, VIH=3V, VIL=0V
A/V 0 0 3 3
B/V 0 3 0 3
Y/V 0.7 0.7 0.7 3.7
AB
Y
00
0
01
0
10
0
11
1
图3.2.5 二极管与门
Y=AB
A B
北方工业大学信息工程学院
YA B
叶青制作
1.电路
(5v)
EN:使能端，控制端 R1
R4 R2
VB1 0.9V 4.3V 0.9V
T4
A B
T1
T2
D3 Y 2.9V
T5 (Vo)
3.6V EN 0.2V
D
R3
3.6V
北方工业大学信息工程学院
叶青制作
31
（三）三态输出门电路（TS） 1.电路
第三章门电路
数电第三章讲解
(1) 传输门组成的异或门
B=0
A
B
TG1断开, TG2导通
L=A B=1
TG1导通, TG2断开
L=A
TG1
L
TG2
2. 传输门的应用
(2) 传输门组成的数据选择器
C=0
X
TG1导通, TG2断开
L=X
C=1
Y
TG2导通, TG1断开
C
L=Y
VDD TG1 L
TG2
3.3 CMOS逻辑门电路的不同输出结构及参数
3.3.1 CMOS逻辑门电路的保护和缓冲电路 3.3.2 CMOS漏极开路和三态门电路 3.3.3 CMOS逻辑门电路的重要参数
3.3.1 输入保护电路和缓冲电路
采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路 具有相同的输入和输出特性。
VDD
vi
基本逻辑
vo
功能电路
输入保护缓冲电路 基本逻辑功能电路 输出缓冲电路
异或门电路324cmos传输门双向模拟开关5v0v电路tg逻辑符号5v0v1传输门的结构及工作原理tp2vttn2v的变化范围为0到5v0v5v0v到5vgsp5v0v到5v5到0v开关断开不能转送信号c00vc15v5v0v5v0v2v5v2v5vgsn5vtg1断开tg2导通tg1导通tg2断开tg1导通tg2断开tg2导通tg1断开tg2tg133cmos逻辑门电路的不同输出结构及参数331cmos逻辑门电路的保护和缓冲电路332cmos漏极开路和三态门电路333cmos逻辑门电路的重要参数331输入保护电路和缓冲电路基本逻辑功能电路基本逻辑功能电路输入保护缓冲电路输出缓冲电路采用缓冲电路能统一参数使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性
计算机基础知识解密计算机中的逻辑门电路
计算机基础知识解密计算机中的逻辑门电路在现代社会中，计算机已经成为我们生活中不可或缺的一部分。
但是很少有人知道，计算机内部的逻辑门电路是如何工作的。
本文将深入探讨计算机中的逻辑门电路，揭示其背后的原理和工作方式。
一、逻辑门的概念和分类逻辑门是计算机内部最基本的电路元件之一，主要负责处理和操作二进制数据。
常见的逻辑门有与门（AND）、或门（OR）、非门（NOT）以及异或门（XOR）。
这些逻辑门可以根据不同的输入信号进行逻辑运算，并产生相应的输出信号。
二、与门（AND）的工作原理与门是最常用的逻辑门之一。
它的输入端有两个或多个信号，只有当所有输入信号都为1时，才会产生输出信号1；否则，输出信号为0。
与门的工作原理是通过晶体管的开关控制来实现的，其中每个输入信号都与一个晶体管相连。
三、或门（OR）的工作原理或门也是常见的逻辑门，它的输入端同样有两个或多个信号。
只要有一个输入信号为1，输出信号就会为1；只有所有输入信号都为0，输出信号才为0。
与门的实现方式与与门类似，通过晶体管的开关控制来实现不同输入信号的逻辑运算。
四、非门（NOT）的工作原理非门是最简单的逻辑门之一，它只有一个输入信号。
当输入信号为1时，输出信号为0；当输入信号为0时，输出信号为1。
非门的实现方式是通过晶体管的切换控制来实现的。
五、异或门（XOR）的工作原理异或门是比较特殊的逻辑门，它的输入端同样有两个信号。
当两个输入信号相同（0或1）时，输出信号为0；当两个输入信号不同时，输出信号为1。
异或门的实现方式与其他逻辑门有所不同，需要使用多个晶体管以及电阻和电容等元件来实现。
六、逻辑门的组合运算逻辑门可以通过不同的组合运算实现更复杂的逻辑功能。
例如，可以通过将与门、或门和非门进行组合，来实现逻辑电路中的加法器和减法器等功能。
这些组合电路通常有多个输入和多个输出，可以实现更加复杂的运算和数据处理。
七、逻辑门的应用逻辑门电路在计算机中的应用非常广泛。
门电路
－4mA
VOL 0
+4mA
3.3.5 其它类型的CMOS门 一、基本门 有0出1
AB
全0出1
A B 有1出0
全1出0
Ron max 2 Ron(全1出0)
Ron max 2 Ron (全0出1)
Ron min 0.5Ron(全0出1) Ron min 0.5Ron(全1出0) Ron max 优点：简单 缺点： 4 影响负载能力N值 Ron min
①总电流IOLM等于分电流之和IRL+ m'IIL ；②R=VR / IR
例：如图所示电路，G1,G2,G3为OD输出的与非门74HC03，输出高 电平的漏电流最大值为IOH(max)=5uA，输出低电平为VOL(max)=0.33V 允许的最大负载电流为IOL=5.2mA.负载门74HC00的高电平输入电流 最大值IIH(max)和低电平输入电流最大值IIl(max)均为1uA。其它参数： VDD=5V,VOH4.4V,VOL 0.33V。求RL的取值范围
D2通 D2止 D2通 D2通
0.7V 0.7V 0.7V 3.7V
Y A B
3.2.3二极管或门
D1止 D1止 D1通 D1通
D2止 D2通
D2止 D2通
0V 2.3V 2.3V 2.3V
Y A B
二极管门电路特点：简单，高、低电平不统一
3 .3CMOS门电路
特点： 1.静态功耗小：CMOS门工作时，一管导通，一管截 止，几乎不由电源吸取电流，因此其静态功耗极小。 2. CMOS集成电路功耗低内部发热量小，集成度可 大大提高。 3. 抗幅射能力强：MOS管是多数载流子工作，射线 辐射对多数载流子浓度影响不大。 4. 电压范围宽：CMOS门电路输出高电平VOH ≈ VDD， 低电平VOL ≈ 0V。允许电源电压范围318V。
数字电路基础知识
第三章 数字电路基础知识1、逻辑门电路（何为门）2、真值表3、卡诺图4、3线-8线译码器的应用5、555集成芯片的应用一. 逻辑门电路（何为门）在逻辑代数中，最基本的逻辑运算有与、或、非三种。
每种逻辑运算代表一种函数关系，这种函数关系可用逻辑符号写成逻辑表达式来描述，也可用文字来描述，还可用表格或图形的方式来描述。
最基本的逻辑关系有三种：与逻辑关系、或逻辑关系、非逻辑关系。
实现基本逻辑运算和常用复合逻辑运算的单元电路称为逻辑门电路。
例如：实现“与”运算的电路称为与逻辑门，简称与门；实现“与非”运算的电路称为与非门。
逻辑门电路是设计数字系统的最小单元。
1.1.1 与门“与”运算是一种二元运算，它定义了两个变量A 和B 的一种函数关系。
用语句来描述它，这就是：当且仅当变量A 和B 都为1时，函数F 为1；或者可用另一种方式来描述它，这就是：只要变量A 或B 中有一个为0，则函数F 为0。
“与”运算又称为逻辑乘运算，也叫逻辑积运算。
“与”运算的逻辑表达式为： F A B =⋅ 式中，乘号“．”表示与运算，在不至于引起混淆的前提下，乘号“．”经常被省略。
该式可读作：F 等于A 乘B ，也可读作：F 等于A 与B 。
由“与”运算关系的真值表可知“与”逻辑的运算规律为：00001100111⋅=⋅=⋅=⋅= 表2-1b “与”运算真值表简单地记为：有0出0，全1出1。
由此可推出其一般形式为：001A A A A A A⋅=⋅=⋅=实现“与”逻辑运算功能的的电路称为“与门”。
每个与门有两个或两个以上的输入端和一个输出端，图2-2是两输入端与门的逻辑符号。
在实际应用中，制造工艺限制了与门电路的输入变量数目，所以实际与门电路的输入个数是有限的。
其它门电路中同样如此。
1.1.2 或门“或”运算是另一种二元运算，它定义了变量A 、B 与函数F 的另一种关系。
用语句来描述它，这就是：只要变量A 和B 中任何一个为1，则函数F 为1；或者说：当且仅当变量A 和B 均为0时，函数F 才为0。
数字电子技术基础第三章逻辑门电路
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
第三章门电路
2) 工作原理 VA=0V
“0” (0V) A G
+VDD S
VGS< VGS（th) <0
导通
T2 PMOS
D
“1”
D
F (+VDD)
T1 NMOS
S
VGS< VGS（th) >0
截止
VA= VDD
“1” A
G
(+VDD)
+VDD S
VGS> VGS（th) <0
截止
T2 PMOS
D F “0”
VGS(th)P VI VDD ,T2导通
所以VI 在0 ~ VDD ,T1和T2至少一个导通 VI VO之间为低电阻
双向模拟开关
3.5 TTL门电路 3.5.1 半导体三极管的开关特性
双极型三极管的开关特性 （BJT, Bipolar Junction Transistor）
双极型三极管的基本开关电路
低电平：VIL=0
• VI=VIH D截止，VO=VOH=VCC
• VI=VIL D导通，VO=VOL=0.7V
3.2 分立元件门电路
3.2.2 二极管与门
+5V
VA
VB
VF
3V A
R 3.9K
D1
0V
F 0V
0V 0.7V 3V 0.7V
D2
0V B
3V 0V 0.7V 3V 3V 3.7V
逻辑变量
• 只用于IC内部电路
•数字集成电路：在一块半导体基片上制作出一 个完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电路 具有体积小、可靠性高、速度快、而且价格便 宜的特点。
第三章(1)门电路---CMOS
输入低电平的上限值 VIL(max)
输入高电平的下限值 VIH(min)
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOL(max)
3.1.2 逻辑门电路的一般特性
2.噪声容限：在保证输出电平不 变的条件下，输入电平允许波动 的范围。它表示门电路的抗干扰
驱动门
01 1
数据输入端
EN A B
其他三态与非门： A
&
逻辑符号 B
低电平有效
2.产生的高、低电平半导体器件
iC
VCC Rc
Rb vI
VCC Rc
vo
vCE VCC
工作在饱和区:输出低电平 工作在截止区:输出高电平
3.1.3 MOS开关及其等效电路
场效应三极管
利用电场效应来控制电流的三极管，称为场效应管，也 称单极型三极管。
由金属、氧化物和半导体制成。称为金属 -氧化物-半导体场 效应管，或简称 MOS 场效应管。
2、 逻辑门电路的分类 分立门电路
逻辑门电路 集成门电路
二极管门电路 三极管门电路
MOS门电路
TTL门电路
NMOS 门 PMOS门 CMOS门
TTL系列门
开关速度较快 平均延迟时间：3~10ns 结构复杂、集成度低 功耗高（2~20mw ）
MOS门
开关速度稍低
平均延迟时间：75ns 结构和制造工艺简单 容易实现高密度制作 功耗低（0.01mw）
IOL= nIIL
IIL
…
灌电流
1
IIL n个
NOL
?
I OL (驱动门) I IL (负载门)
3.1.2 逻辑门电路的一般特性
第3章 门电路(打印)
噪声容限
74系列典型值为：
VOH（min) = 2.4V
VOL（max) = 0.4V
VIH（min) = 2.0V VIL（max) = 0.8V VNH=0.4V VNL=0.4V
VNL =VIL(max) - VOL(max) VNH =VOH(min) - VIH(min)
二、输入特性
iIL iIH
四、输入负载特性 输入端 “1”,“0”？
ui
RP
简化电路
A
R1
VCC
ui
ui
T1
RP
be
2
be 0
5
RP
RP较小时
RP ui (Vcc Von ) RP R1
当RP<<R1时, ui ∝ RP
简化电路
A
R1
VCC
ui
ui
T1
RP
1.4V
be
2
be 0
5
RP
RP增大时
Ruiui≥UT （1.4V）时，输入变高， 由于钳位作用， ui 动态固定为1.4V 。
N1 ≤ IOH /IIH N1 ≤400μA/40μA=10
前级输出为 低电平时
前级
后级
IOL IIL
N2
IIL
深入详解逻辑门电路
基于可编程逻辑阵列的实现
可编程逻辑阵列（PLA）是一种 可编程的集成电路，通过编程可 以实现任意复杂的数字逻辑电路。
PLA由多个可编程的逻辑宏单元 组成，通过宏单元的组合可以实
现各种逻辑功能。
PLA具有高集成度、高可靠性、 低功耗等特点，广泛应用于数字
系统设计。
06 逻辑门电路的性能参数
电压和电流参数
锁存器在电路中起到暂存数据的作用， 可以用于实现数据总线、地址总线等。
锁存器通常由多个与门、非门和或非 门组成，通过控制信号控制数据的存 储和输出。
05 逻辑门电路的实现
基于晶体管的实现
晶体管作为基本电子元件，具 有开关特性，可以用于实现逻 辑门电路。
基本逻辑门电路如与门、或门、 非门等都可以通过晶体管组合 实现。
静态功耗
指逻辑门电路在没有输入信号时的功耗，主 要由电路内部的漏电流产生。
动态功耗
指逻辑门电路在执行逻辑操作时的功耗，主 要由输入和输出电流以及电压的变化产生。
THANKS FOR WATCHING
感谢您的观看
控制电路
逻辑门电路也广泛应用于各种 控制电路中，如电机控制、灯
光控制、报警系统等。
02 基本逻辑门电路
AND门
总结词
当所有输入都为高电平时，输出才为高电平。
详细描述
AND门是逻辑门电路中的基本门之一，其输出信号仅在所有输入信号都为高电 平时才为高电平。在电路实现中，通常使用与门芯片来实现AND门的逻辑功能。
深入详解逻辑门电路
contents
目录
• 逻辑门电路概述 • 基本逻辑门电路 • 复合逻辑门电路 • 特殊逻辑门电路 • 逻辑门电路的实现 • 逻辑门电路的性能参数
第3章逻辑门与组合逻辑1
A
A B
B
L H
F
L L
A
0 0
B
0 1
F
0 0
A
1 1
B
1 0
F
1 1
＆
F
L L
H
H 与门电路
L
H
L
H
1
1
0
1
0
1
0
0
1
0
1
0
用电平表示与 门的功能。 注意：不管 是正逻辑还是负 逻辑，电平关系 是一样的。
用正逻辑描述 与门的逻辑功能， 结果为与运算。
用负逻辑描 述“与门”的 逻辑功能。结 果为或运算。
栅极加高电平， 漏极与源极间导 通，D-S相当于接 通的开关
栅极加低电平， 漏极与源极间截 止，D-S相当于断 开的开关
PMOS管：
S G G 加低电平 D D
− − − − −
S
+ + + + +
VDD BP
VDD
加高电平 G
− −
S
+ +
VDD
截止 D
PMOS管的符号 G 栅极 S 源极 D 漏极 BN 衬底
结论：正逻辑下的与门 ，在负逻辑下却实现或逻辑运算。
照此分析，可得如下结论： • 正逻辑下的或门 ，在负逻辑下实现与运算； • 正逻辑下的非门 ，在负逻辑下仍然实现非运算。 为便于区分采用何种逻辑，在逻辑符号的输入端上加一个小圆圈表 示负逻辑下的门电路符号。 常用逻辑门的正逻辑和负逻辑符号如下： 正逻辑
A 1 F 50%
A
F
tPLH
50% tPHL
从输入波形上升沿的50％处，到输出波形下降沿的50％处之间的时间间 隔定义为前沿延迟tPLH，定义tPHL为类似的后沿延迟，则平均时延为：
第3章 组合逻辑电路习题解答
复习思考题3-1 组合逻辑电路的特点？ 从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2 什么是半加？什么是全加？区别是什么？若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3 编码器与译码器的工作特点？ 编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题？中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5 什么是竞争-冒险？产生竞争-冒险的原因是什么？如何消除竞争-冒险？在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习 题3-1试分析图3.55所示各组合逻辑电路的逻辑功能。
解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕=(2) 化简与变换：令DC Y B A Y ⊕=⊕=21则 21Y Y Y ⊕=(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
(b)图 (1) 由逻辑图逐级写出表达式：B A B A Y ⊕⊕⊕=(2) 化简与变换：Y=1 由此可见，无论输入是什么状态，输出均为13-2 试分析图3.56所示各组合逻辑电路的逻辑功能，写出函数表达式。
3逻辑门电路
3V 0.7V
3V
0V 0.7V
2024/7/3
3V
3V 3.7V
2
3. 逻辑赋值并规定高低电平
用逻辑1表示高电平（此例为≥+3V） 用逻辑0表示低电平（此例为≤0.7V）
4. 真值表
A
B
0V
0V
0V
3V
3V
0V
3V
3V
2024/7/3
表3-2 二极管与门的真值表
F 0.7V 0.7V 0.7V 3.7V
门电路的概念： 实现基本和常用逻辑运算的电子电路，叫逻辑 门电路。实现与运算的叫与门，实现或运算的叫或 门，实现非运算的叫非门，也叫做反相器，等等。
分立元件门电路和集成门电路:
分立元件门电路：用分立的元件和导线连接起
来构成的门电路。简单、经济、功耗低，负载差。
集成门电路：把构成门电路的元器件和连线都
5V±5%
5V±10%
2024/7/3
45
不同系列TTL门电路的比较
系列 参数
54/74 标准
54H/74H 高速
54S/74S 肖特基
tpd/ns
10
6
4
P/门/mw
10
22.5
20
系列 参数
tpd/ns
P/门/mw
54LS/74LS 低功耗肖特基
10
2
54ALS/74ALS 低功耗肖特基高速
4
2024/7/3
11
1.电路结构
+5V
R1
R2
R4
3k
750 100
A
B C
b1 c1 T1
T2 T3
T4
第3章-逻辑门电路
3 逻辑门电路MOS 逻辑门电路3.1.2 求下列情况下TTL 逻辑门的扇出数：（1）74LS 门驱动同类门；（2）74LS 门驱动74ALS 系列TTL 门。
解：首先分别求出拉电流工作时的扇出数N OH 和灌电流工作时的扇出数N OL ，两者中的最小值即为扇出数。
从附录A 可查得74LS 系列电流参数的数值为I OH =，I OL =8mA ，I IH =,I IL =；74ALS 系列输入电流参数的数值为I IH =，I IL =，其实省略了表示电流流向的符号。
（1） 根据（3.1.4）和式（）计算扇出数74LS 系列驱动同类门时，输出为高电平的扇出数0.4200.02OH OH IH I mA N I mA=== 输出为低电平的扇出数 8200.4OL OL IL I mA N I mA ===所以，74LS 系列驱动同类门时的扇出数N O 为20。
（2） 同理可计算出74LS 系列驱动74ALS 系列时，有0.4200.02OH OH IH I mA N I mA=== 8800.1OL OL IL I mA N I mA === 所以，74LS 系列驱动74ALS 系列时的扇出数N O 为20。
3.1.4 已知图题所示各MOSFET 管的T V =2V ，忽略电阻上的压降，试确定其工作状态（导通或截止）。
解：图题3.1.4（a ）和（c ）的N 沟道增强型MOS ，图题（b ）和（d ）为P 沟道增强型MOS 。
N 沟道增强型MOS 管得开启电压V T 为正。
当GS V ＜V T 时，MOS 管处于截止状态；当GS V ≥V T ，且DS v ≥（GS V —V T ）时，MOS 管处于饱和导通状态。
对于图题3.1.4（a ），GS V =5V ，DS v =5V ，可以判断该MOS 管处于饱和导通状态。
对于图题3.1.4（c ），GS V =0V ＜V T ，所以MOS 管处于截止状态。
第三章组合逻辑电路 (1)
第三章组合逻辑电路一、概述1、概念逻辑电路分为两大类：组合逻辑电路和时序逻辑电路数字逻辑电路中，当其任意时刻稳定输出仅取决于该时刻的输入变量的取值，而与过去的输出状态无关，则称该电路为组合逻辑电路，简称组合电路2、组合逻辑电路的方框图和特点（1）方框图和输出函数表达式P63输出变量只与当前输入变量有关，无输出端到输入端的信号反馈网络，即组合电路无记忆性，上一次输出不对下一次输出造成影响3、组合逻辑电路逻辑功能表示方法有输出函数表达式、逻辑电路图、真值表、卡诺图4、组合逻辑电路的分类（1）按功能分类常用的有加法器、比较器、编码器、译码器等（2）按门电路类型分类有TTL、CMOS（3）按集成度分类小、中、大、超大规模集成电路二、组合逻辑电路的分析方法 由电路图---电路功能 1、分析步骤（1）分析输入输出变量、写出逻辑表达式 （2）化简逻辑表达式 （3）列出真值表（4）根据真值表说明逻辑电路的功能 例：分析下图逻辑功能第一步：Y=A ⊕B ⊕C ⊕D 第二步： 第三步：A B C D Y 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 10 0 0 1=1=1=1CDY1 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 0第四步：即0和1出现的个数不为偶则输出1，奇偶个数的检验器三、组合逻辑电路的设计方法1、概念根据要求，最终画出组合逻辑电路图，称为设计2、步骤（1）确定输入输出变量个数（2）输入输出变量的状态与逻辑0或1对应（3）列真值表（4）根据真值表写出输出变量的逻辑表达式（5）对逻辑表达式化简，写出最简逻辑表达式（6）根据逻辑表达式，画出逻辑电路图例：三部雷达A、B、C, 雷达A、B的功率相等，雷达C是它们的两倍，发电机X最大输出功率等于A的功率，发电机Y输出功率等于A与C的功率之和，设计一个组合逻辑电路，根据雷达启停信号以最省电的方式开关发电机第一步：输入变量3个，输出变量2个第二步：雷达启动为1、发电机发电状态为1第三步：A B C X Y0 0 0 0 00 0 1 0 10 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1第四步：卡诺图化简第五步：写逻辑表达式第六步：画逻辑电路图四、常用中规模标准组合模块电路一些常用的组合逻辑电路，如编码器、译码器、加法器等制成中规模电路，称为中规模标准组合模块电路1、半加器进行两个1位二进制数相加的加法电路称为半加器，如图3-11所示真值表如下：A B S C0 0 0 00 1 1 01 0 1 01 1 0 1根据真值表，写出逻辑表达式如下：S=AB+AB=A⊕BC=AB2、全加器即带低位上产生的进位的加法器真值表如下：A iB iC i-1S i C i0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1根据真值表，卡诺图化简后写出逻辑表达式如下：S i=A i⊕B i⊕C i-1C i=A i B i+C i-1(A i⊕B i)（为便于实现）根据逻辑表达式，画出电路图如图3-13所示3、加法器可以实现多位二进制数加法的电路（1）串行进位加法器低位全加器的进位输出端连到高位全加器的进位输入端，如图3-3所示（2）超前进位加法器C i=A i B i+C i-1(A i⊕B i)= A i B i+C i-1(A i B i+ A i B i）= A i B i C i-1+A i B i C i-1 +A i B i C i-1+ A i B i C i-1=A i B i+ B i C i-1+ A i C i-1= A i B i+C i-1（A i+B i）令P i=A i+B i，称P i为第i位的进位传输项，令G i=A i B i,称G i 为第i位的进位产生项，则第0位的进位为C0=G0+P0C-1,第1位的进位为C1=G1+P1 C0, C0带入C1，消去C0，得C1=G1+P1（G0+P0 C-1），同理，得C2= G2+P2（G1+ P1（G0+P0 C-1）），，C3= G3+ P3（G2+ P2（G1+P1（G0+P0 C-1））），即知道相加的二进制数的各位和最低位进位就可以超前确定进位，提高了速度，如图3-4所示4、乘法器完成两个二进制乘法运算的电路（1）乘法器P85（2）并行乘法器P855、数值比较器比较二进制数大小，输入信号是要比较的数，输出为比较结果（1）1位数值比较器A B M G L0 0 0 1 00 1 1 0 01 0 0 0 11 1 0 1 0M=ABG=AB+AB= AB+AB（便于逻辑实现）L=AB逻辑电路图如图3-5所示（2）4位数值比较器多位二进制数比较大小，先看最高位情况，如相等再看次高位情况，以此类推4位比较器为例，8个输入端（A3A2A1A0，B3B2B1B0），三个输出端（L，G，M）A>B，则A3>B3，或A3=B3且A2>B2，或A3=B3，A2=B2，A1>B1，或A3=B3，A2=B2，A1=B1，A0>B0设定AB的第i位比较结果为L i=A i B i，G i=A i B i+A i B i，M i=A i B i，则L=L3+G3L2+G3G2L1+G3G2G1L0同理, A=B 时，G=G3G2G1G0，A<B时，M=M3+G3M2+G3G2M1+G3G2G1M0,因A不大于也不等于B时即小于B，故M=LG=L+G（便于逻辑实现）逻辑电路图如P87图3-18所示（3）集成数值比较器4位数值比较器封装在芯片中，构成4位集成数值比较器，74ls85真值表如图3-6所示考虑到级联，增加了级联输入端（更低位的比较结果），级联时，如构成8位数值比较器，低四位比较结果为高四位数值比较器的级联输入端，而低四位的级联输入端应结为相等的情况（010），74ls85级联如图3-7所示cc14585真值表如图3-8所示，cc14585级联如图3-9所示6、编码器将输入信号用二进制编码形式输出的器件，若有N个输入信号，假设最少输出编码位数为m位，则2m-1<N<2m（1）二进制编码器以2位输出编码为例输入输出I0I1I2I3Y1Y01 0 0 0 0 00 1 0 0 0 10 0 1 0 1 00 0 0 1 1 1故Y1=I2+I3，Y0=I1+I3逻辑电路图如P89图3-22所示但当不止一个输入端有编码要求时该电路不能解决问题（2）二进制优先编码器3位二进制优先编码器为例8个输入端为I0~I7，输出端为Y2~Y1,假设I7的编码优先级最高，则对应真值表为：输入输出I0I1I2I3I4I5I6I7Y2Y1Y0×××××××0 0 0 0 ××××××0 1 0 0 1 ×××××0 110 1 0 ××××0 1110 1 1 ×××0 1111 1 0 0 ××0 11111 1 0 1 ×0 111111 1 1 0 0 1111111 1 1 1 “×”为任意值根据真值表，列出逻辑表达式如P90所示，逻辑图过于麻烦，略以上为低电平有效的情况，高电平有效真值表如图3-10所示，得A2=I4+I5+I6+I7,A1=I2+I3+I6+I7，A0=I1+I3+I5+I7, 逻辑图便于实现（3）8线-3线编码器74ls148编码器图形符号如图3-11所示，真值表如图3-12所示74ls148编码器级联，注意控制信号线的连接，级联图如图3-13所示选通信号有效，当高位芯片输入不全为1时，选通输出端为1，低位芯片不工作且二进制反码输出端为1，与门受高位芯片二进制反码输出端影响，扩展输出端为0，作为A3，根据输入情况不同，得编码0000~0111；选通信号有效，当高位芯片输入全为1时，高位芯片不工作，选通输出信号为0，低位芯片工作，高位芯片扩展输出端为1，作为A3，高位芯片二进制反码输出端全1，与门受低位芯片二进制反码输出端影响，根据输入情况不同，得编码1000~1111，即实现16线-4线编码器功能（4）9线-4线编码器74ls147编码器图形符号、真值表如图3-14所示注意，其输出对应十进制数的8421BCD码的反码（5）码组变换器将输入的一种编码转换为另一种编码的电路参见P92例3-5原理：加0011和加1011的原因7、译码器译码是编码的逆过程，将二进制代码转换成相应十进制数输出的电路（1）3线-8线译码器真值表如图3-15所示逻辑表达式如下：Y0=CBA、Y1=CBA……Y6=CBA、Y7=CBA（2）集成3线-8线译码器74LS138译码器符号如图3-16所示，真值表如图3-17所示注意三个选通信号，在级联时的作用，级联如图3-18所示74LS138译码器典型应用如图3-19所示（3）集成4线-10线译码器74LS42符号如图3-20所示，真值表如图3-21所示逻辑表达式如图3-22所示（4）显示译码器是用来驱动显示器件的译码器（A）LED数码管电能---光能（发光二极管构成）具有共阴极和共阳极两种接法，如图3-23所示，注意非公共端连接高电平或低电平时要串接限流电阻（B）显示译码器74LS47（驱动LED为共阳极接法的电路，驱动共阴极要用74LS48）引脚图如图3-24所示，真值表如图3-25所示要具有一定的带灌电流负载能力才能驱动LED相应段发光，显示效果如P99图3-35所示附加控制端用于扩展电路功能：灯测试输入LT：全亮灭零输入RBI：将不需要的“0”不显示以使得要显示的数据更醒目灭灯输入\灭零输入BI\RBO:作为输入使用，一旦为0则灯灭。
第三章门电路
表示式 Y Y Y Y Y Y Y=AB Y=A+B Y= A Y= AB Y= A+B A⊕ Y= A⊕B
与或非门
异或和同或
3.两种特殊的门电路 3.两种特殊的门电路 集电极开路门（OC门 （1）集电极开路门（OC门）： 特点：外接上拉电阻、 特点：外接上拉电阻、线与
用途：线与、电平转换等。 用途：线与、电平转换等。
（2）三态输出门（TSL门） 三态输出门（TSL门
AB F= Z高阻
EN=0 EN=1
用途： 用途：用三态门构成的单向数据总线
用三态门构成的双向数据总线
3.3.3 CMOS集成逻辑门电路（了解） CMOS集成逻辑门电路 了解） 集成逻辑门电路（ 3.3.4 正逻辑和负逻辑 1.正逻辑与负逻辑的概念 1.正逻辑与负逻辑的概念 正逻辑：1表示高电平，0表示低电平 正逻辑： 表示高电平， 负逻辑： 表示高电平， 负逻辑：0表示高电平，1表示低电平 2.正逻辑与负逻辑的关系 2.正逻辑与负逻辑的关系 正与= 正与=负或 正或= 正或=负与
3.3 逻辑门电路 逻辑门电路Logical Gate Circuit
3.3.1 简单逻辑门电路 1.与门 1.与门
3.3 逻辑门电路 逻辑门电路Logical Gate Circuit
3.3.1 简单逻辑门电路 2.或门 2.或门
3.非门（ 3.非门（略） 非门
3.3 逻辑门电路 逻辑门电路Logical Gate Circuit
第3章 集成门电路与触发器 Integrated Gate Circuit and Register
3.1 数字集成电路的分类 3.2 半导体器件的开关特性 3.3 逻辑门电路 3.4 触发器
3.1 数字集成电路的分类 Class to Data Integrated Circuit
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
为使得高电平不低于规定的VIH的
最小值，则Rp的选择不能过大。 Rp的最大值Rp(max) ：
Rp(max) V DD VIH (min) I OH(total) I IH(total)
I0H（total) & 1
+V DD RP
&
IIH（total)
& 1
&
…
Rp(min)
V DD VOL(max) I OL(max) I IL(total)
3.1.2
MOS管的开关特性
TTL集成门属于双极型晶体管集成电路， 电子与空穴两种载流子均参与导电。
场效应管属于单极型晶体管集成电路， 电子或空穴只有一种载流子参与导电。 金属-氧化物-半导体场效应管──单极型晶体管， 简称MOSFET或MOS管。 PMOS 场 结型场效应管JFET 增强型 NMOS 效 绝缘栅效应管IGFET 应 PMOS 耗尽型 管 （MOS管） NMOS
3
逻辑门电路
3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 3.5 3.6 逻辑描述中的几个问题 逻辑门电路使用中的几个实际问题
教学基本要求： 1、了解半导体器件的开关特性。 2、熟练掌握基本逻辑门（与、或、非、与非、或非、异或门）、三
态门、OD门（OC门）和传输门的逻辑功能。
3、学会门电路逻辑功能分析方法。 4、掌握逻辑门的主要参数及在应用中的接口问题。
数字集成电路分类
RTL（Resistor-Transistor Logic）电阻--晶体管逻辑； DTL（Diode-Transistor Logic）二极管--晶体管逻辑； 双 极 型 HTL（High-Threshold Logic）高阈值逻辑；
TTL（Transistor -Transistor Logic）晶体管--晶体管逻辑；
Y1 0 0 Y2 0 1 Y 0 0
&
L
―0‖
1. 低阻通路，电流大 2. 功耗过大损坏管子
1
1
0
1
0
1
3. 无法实现线与逻辑
1。CMOS漏极开路门（Open Drain-OD门） OD门工作时必须通过 上拉电阻接VDD
VDD
Rp
逻辑符号
A B
&
L
几个OD门输出端相连时，可以共用一个电阻和电源
A B A B
A B
CMOS异或门
4.输入保护电路和缓冲电路
采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相 同的输入和输出特性。
vi
基本逻辑 功能电路
vo
输入保护缓冲电路
基本逻辑功能电路
输出缓冲电路
3.1.5 CMOS漏极开路门和三态输出门 线与 ―1‖
逻辑符号
A
VGS S
VDS D
G
对应恒流区 ID
N VDS增加，使 VGD=VT时，靠近D 端的沟道被夹断---预夹断。 P
N
夹断后ID呈 恒流特性。
当VDS较大时， 靠近D区的导电 沟道变窄。
4. NMOS管的开关特性
S
G
D
N P
N
晶体管的三个区：截止区、放大区、饱和区 MOS管的三个区：截止区、恒流区和线性区
符号
G：栅极或称控制极 D：漏极 S：源极 B：衬底
转移特性曲线
输出特性曲线
VT：阈值电压，一般为（2～3V）
（1）当vI＝vGS <VT时，截止区 iD≈0mA，vO ＝VDD－iD RD≈VDD RDS（off）极大，约为109Ω 以上 （2）当vI＝vGS＞VT时，恒流区 MOS管相当 （3）当vI≥vm时，线性区
RDS（off）
（2）当vI=-10V，vSG= -vI= 10V>-VT，线性区
RD RDS ( on )
vO 0V
6．增强型MOS管和耗尽型MOS管
在vGS＝０时就已经有导电沟 道存在。Ｎ沟道耗尽型MOS管外 加电压小于VGS(off)N时，导电沟道 消失，MOS管截止。VGS(off) 称 为夹断电压。 耗尽型MOS管的符号 (a) P沟道 (b) N沟道 D G S P沟道增强型MOS G S N沟道增强型MOS D
MOS门电路
PMOS门
CMOS门
(1).CMOS集成电路:
CMOS:功耗低,工作电压范围宽,抗干扰能力强，广泛应用于超大规模、 甚大规模集成电路 High Speed 4000系列 速度慢 与TTL不兼容 抗干扰 功耗低 TTL Compatible 74HC 74HCT 速度加快 与TTL兼容 负载能力强 抗干扰 功耗低 Very High Speed 74VHC 74VHCT 速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低
3.1.4 CMOS门电路
1. CMOS与非门
T1、T2是两个串联的NMOS驱动管 （相当于两个串联开关）；T3、T4是两 个并联的PMOS负载管。
（a）A=B=０，T1、T2截止，而T3、 T4导通，Y=1； （b）A=1、B=０，T1、T4导通，T2 、 T3截止，Y=1； （c）A=0、B=1，T2 、T3导通，T1、 T4截止，Y=1； （ d ） A=B=1 ， T1 、 T2 导通， T3 、 T4截止，Y＝0。
只要电阻的阻值选择得当，能够实现“线与”
上拉电阻对OD门动态性能的影响
VDD RP A B C D & & L
Rp的值愈小，负载电容的充电时间
常数亦愈小，因而开关速度愈快。但
功耗大,且可能使输出电流超过允许 的最大值IOL(max） 。 Rp的值大，可保证输出电流不能超 过允许的最大值IOL(max）、功耗小。 但负载电容的充电时间常数亦愈大， 开关速度因而愈慢。
Y AB
―有低必高、全高出低” 实现Fra bibliotek非逻辑功能注意：驱动管串联，会抬高输出低 电平，所以输入端数目不宜过多。
2. CMOS或非门
注意：负载管串联，会降低输出高电 平，所以输入端数目也不宜过多。 （a）A=B=０，T1和T2截止，T3和T4 导通，Y＝1； （b）A=B=1，T1和T2导通，T3和T4 截止，Y＝0； （c）A、B取不同值时， T1和T2中总有 一个管导通，同时T3和T4中总有一个管 截止，Y=0。
1. CMOS传输门电路(Transmission Gate--TG) 电路
vI /vO
C
逻辑符号
C
TP
+5V 5V
vO /vI
vI /vO
TG
vO /vI
TN C
C
C
υI / υO 等效电路 NMOS管TN和PMOS管TP并联构成的。
Low-Voltage
74LVC 74AUC 低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低
(2).TTL 集成电路:
TTL:退出主导,应用于中小规模集成电路
TTL系列
54系列：军品
74系列 ：民品
Ultra-Low-Voltage ７４H系列 ７４L系列 ７４S系列 ７４LS系列 ７４AS系列 ７４ALS系列
I OL(max) V DD VOL(max) Rp(min) I IL(total)
+V DD
& IOL（max)
0
RP
&
IIL（total)
IIL &
k
& 1
Rp(min)
V DD VOL(max) I OL(max) I IL(total)
n &
…
m &
…
1
当VO=VOH
PMOS管的栅源电压vSG2= VDD>-VT2， 即|vGS2|>|VT2|，TP管导通，导通电 阻小于1kΩ。 VOH≈VDD
TP，TN参数对称，输入高电平和低电平时，总是一个导通，一个截 止，即处于互补状态，所以把这种电路结构称为互补对称结构。
(a)原理图
(b)输出高电平等效电路
(d)输出高电平接负载情况
ECL:速度极高,但功耗大,不适合大规模集成电路，用于超高速设备。 砷化镓:新半导体材料。速度快,功耗低,抗辐射,用在光纤,移动及GPS中。
3.1
3.1.1
MOS逻辑门电路
数字集成电路简介
逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。
逻辑门电路的分类： 二极管门电路 分立门电路 三极管门电路 逻辑门电路 集成门电路 TTL门电路 NMOS门
以N沟道增强型MOS为例 VGS>0时 VGS S VGS>VT较小时，导电 沟道相当于电阻将DS连接起来，VGS越 大此电阻越小。 VDS D VGS足够大时 （VGS>VT），电子 导电为主----N型导 电沟道。 VT称为阈值电压
G
N P
N
对应线性区
感应出电子
3. MOS管的工作原理
以N沟道增强型MOS为例 当VDS不太大时，导 电沟道在两个N区 间是均匀的。
3.1.3 CMOS反相器
Complementary MOS----互补MOS
PMOS管
CMOS电路
NMOS管
CMOS反相器是由Ｎ沟道增强型MOS管T1和Ｐ沟道增强型MOS管T2 组成的互补式电路。通常以PMOS管作负载管，ＮMOS管作驱动管。采 用单一正电源供电。
1。工作原理：
VGS2=VD
Y A B
驱动管串联，相应的负载管并联，为逻辑与； 驱动管并联，相应的负载管串联，为逻辑或；
―有高必低、全低出高” 实现了或非逻辑功能。 互补管栅极输入、驱动管漏极输出，逻辑非。
3. CMOS复合门 A、B全为1时，L＝0 A、B有0时 若X＝1，则L＝0；若X＝0则L＝1