半导体集成电路复习总结 (1)剖析

1、隐埋层杂质的选择原则；

①杂质固溶度大，以使集电极串联电阻降低；

②高温时在硅中的扩散系数要小，以减小外延时隐埋层杂质上推到外延层的距离；

③与硅衬底晶格匹配好，以较小应力因此最理想的隐埋层杂质是砷（As）

2、外延层厚度包括哪几个部分，公式里的四项分别指什么？

延层厚度应满足 Tepi>Xjc+Xmc+TBL-up+Tepi-ox

集区扩散结深Xjc 、集电极耗尽区宽度Xmc、埋层扩散上推距离TBL-up和为外延淀积后各道工序生成的氧化层所消耗的外延层的厚度tepi-ox;

3、双极集成电路工艺中的七次光刻和四次扩散分别指什么？

七次光刻：N+隐埋层扩散孔光刻；P+隔离扩散孔光刻；P型基区扩散孔光刻；N+发射区扩散孔光刻；引线接触孔光刻；金属化内连线光刻；压焊块光刻；

四次扩散：隐埋层扩散；P型隔离扩散；P型基区扩散；N+发射区扩散；

4、集成和分立的双极型晶体管结构上有何区别？

在pn结隔离工艺中，典型NPN集成晶体管的结构是四层三结构，（NPN管高浓度N型扩散发射区，NPN管P型扩散基区，n型外延层（PNP管集电极），p型衬底 EB结BC结CS结）而分立的是三层二结结构

5、扩散电阻最小条宽的确定原则；（P58）

①设计规则决定的最小扩散条宽Wmin

②工艺水平和电阻精度要求所决定的最小电阻条宽Wr，min

③流经电阻的最大电流决定W r，min

分析了对电阻最小条宽的三种限制，在设计扩散电阻的最小条宽时应取其中最大的一个

6、SBD与普通二极管的相比，有哪些特点？

①SDB的正向导通压降Uth小;

②小注入时SDB是多子导电器件，改变电压时，响应速度快；

③SBD的反向饱和电流Ids大;

④SDB正向电压温度系数小；

7、集成电阻器和电容器的优缺点；（P55）

优点：元件间的匹配及温度跟踪好

缺点：①精度低，绝对误差大；③可制作范围有限，不能太大，也不能太小；

②温度系数较大；④占用的芯片面积大，成本高；

11、横向PNP管的直流电流放大倍数小的原因；(P31-34)

①存在纵向PNP的影响

A.在图形设计上减少发射区面积与周长之比

B在工艺上可采用增大结深及采用埋层工艺等方法

②横向PNP管本身结构上的限制

A.其横向平均基区宽度不可能做得太小

B.发射极注入效率低

C.表面复合影响大

12、减小NPN晶体管中的集电极串联电阻r CS的方法；（P24）

①在工艺设计上，采用加埋层的方法以减小rcs ，在满足工作电压要求情况下减小外延层电阻率和厚度，采用深N+集电极接触扩散以减小rcs。

②在版图设计上，电极顺序采用BEC排列来减小L EC，以减小rc2 ，采用双集电极或马蹄形集电极图形减小rc2，但芯片面积及寄生电容增大了。

13、衬底PNP 的特点；（P37）

①纵向PNP 管的C 区为整个电路的公共衬底，直流接最负电位，交流接地。适用范围有限，只能用作集电极接最负电位的射极跟随器。

②晶体管作用发生在纵向，各结面较平坦，发射区面积可以做得较大，工作电流比横向PNP 大。

③ 因为衬底作集电区，所以不存在有源寄生效应，故可以不用埋层。

④外延层作基区，基区宽度较大，且硼扩散p 型发射区的方块电阻较大，因此基区输运系数和发射效率较低，电流增益较低。

⑤由于一般外延层电阻率ρepi 较大，使基区串联电阻较大。

14、集成二极管中最常用的是哪两种，具体什么特点？（P40）

①集成齐纳二极管：反向工作的BC 短接二极管，没有寄生PNP 效应，且储存时间最短，正向压降低；

②次表面齐纳管：单独BC 结二极管，不需要发射结，面积可以做得很小，结电容小，开关时间短，正向压降也很低，且击穿电压高

15、SCT 的工作特点？（P43）

（1）当SCT 工作于正向工作区或截止区时，有（V BE >0 V BC <0或V BE <0 V BC <0）SBD 处于反偏状态，可以忽略其作用，此时SCT 相当于一般的NPN 管

（2）当SCT 工作于反向工作区或饱和区时，V BC >0，此时又可分为两种情况：

①V BC 小于SBD 的导通压降，SBD 仍未导通，所以I B ，=I B 。

②V BC 大于SBD 的导通压降，于是SBD 导通，I B 被分流，晶体管的V BC 被钳位0.45V

16、MOS 集成电路工艺中提高场开启电压的方法？（P46）

①加厚场氧化层的初始厚度，并严格控制随后加工中的腐蚀量。

②在场区注入（或扩散）与衬底同型的杂质，以提高衬底表面浓度，但掺入杂质要适当。

1. CMOS 反相器设计采用两种准则：

①对称波形设计准则； ②准对称波形准则。

3．饱和E/E 自举反相器的输出高电平比电源电压低一个开启电压；耗尽负载反相器，负

载管为耗尽型MOSFET ，其栅源短接。

4.有比反相器和无比反相器（P119）

①有比反相器在输出低电平时，驱动管和负载管同时导通，其输出低电平由驱动管的导通电阻R ON 和负载管的等效电阻R EL 的分压决定。为了保持足够低的低电平，两个等效电阻应保持一定的比值；

②无比反相器在输出低电平时，只有驱动管导通，负载管是截止的，在理想的情况下，其输出低电平等于零。

5． 什么是导电因子，其值是多少？

导电因子：L

W C k OX ⋅⋅⋅=μ21 6． CMOS 反相器三个工作区之间的关系（P122）

8.CMOS 反相器功耗的组成？（P129）

由动态功耗P D 和静态功耗Ps 组成；

①动态功耗：开关瞬态电流造成的功耗P A 负载电容的充电和放电造成的功耗P T ； ②静态功耗：反向漏电流造成的功耗；

9.噪声容限是指与输入输出特性密切相关的参数.通常用低噪声容限和高噪声容限来确定

高电平噪声容限：驱动门最小输出高

电平与接收门最小输入高电平之差的绝

对值V NMH =|V OH ，min -V IH ，min |

低电平噪声容限：驱动门最大输出低

电平与被驱动门的最大输入低电平之差

的绝对值V NML =|IL ，max -V OL ，max |

IH OH H OL

IL L V V NM V V NM -=-=

10. CE 理论：器件尺寸可以减小寄生电容

和沟道长度，从而改善电路的性能和集成

度。MOS 器件尺寸缩小后，会引入一系列

的端沟道和窄沟道效应。MOS 器件“按比

例缩小”的理论是建立在器件中的电场迁移和形状在器件尺寸缩小后保持不变的基础之上，称为恒定电场理论，简称CE 理论。（P136）

11考虑一个电阻负载反相器电路：VDD=5V ，KN`=20uA/V2 ，VT0=0.8V ，RL=200K Ω，W/L=2。计算VTC 曲线上的临界电压值（VOL 、VOH 、VIL 、VIH ）及电路的噪声容限，并评价该直流反相器的设计质量。

解：K N =K N `(W/L)=40uA/V 2 ∴K N R L =8V

-1 V in

V OL =V DD -V T0+1/K N R L =0.147V

V IL = V T0+1/K N R L =0.925V

V IH =V T0N R L =1.97V

∴V NML =V IL -V OL =0.78V

V NMH =V OH -V IH =3.03V

V NML 过小，会导致识别输入信号时发生错误。为得到较好的抗噪声性能，较低的信号噪声容限应至少为V DD 的1/4，即V DD =5V 时取1.25V 。