第2章 加法器
合集下载
第2章运算方法和运算器74181
第2位向第3位的进位公式为： P＝X0X1X2X3
Cn ＋3 ＝Y2 ＋ X2 Cn ＋2 ＝Y2 ＋Y 1 X1 ＋Y0 X1 X2 ＋X 0 X1 X2 Cn
第3位的进位输出（即整个4位运算进位输出）公式为： C n ＋ 4 ＝ Y 3 ＋ X 3 C n ＋ 3 ＝ Y 3 ＋ Y 2 X 3 ＋ Y 1 X 2 X 3 ＋ Y 0 X 1 X 2 X 3 ＋ X 0 X 1X 2 X 3 C n
i
Y3＋Y2X3＋Y1X2X3＋Y0X1X2X3 ＝G
2.5.2多功能算术/逻辑运算单元(ALU)续8
3.算术逻辑运算的实现
除了S0－S3四个控制端外,还有一个控制端 Ｍ,它使用来控制ALU是进行算术运算还是进行逻 辑运算的。
当Ｍ＝0时,进行算术操作。Ｍ对进位信号没 有任何影响。此时F不仅与本位的被操作数Y和操 作数X有关,而且与本位的进位输出,即C有关。 当Ｍ＝1时,进行逻辑操作。封锁了各位的进 位输出,即C ＝0,各位的运算结果F仅与Y和X有关。
定点运算器的组成
4位之间采用先行进位公式,根据式（2.36）,每一
位的进位公式可递推如下： 第0位向第1位的进位公式为：
Cn ＋1 ＝Y0 ＋X0 Cn 其中Cn是向第0位（末位）的进位。
第1位向第2位的进位公式为：
Cn ＋ ＋ X1 C Y1 ＋ Y0 X1 ＋X X X1Cn＋Y X X X 设： ＝ Y Y Y 2＝Y1G n＋ 1＝ 3＋ 2X3＋ 1 02X 3 0 1 2 3
将Xi 和Yi代入前面的进位表达式，可简化为： Cn+i+1＝Yi＋Xi Cn+ i
1 1
0
1 1
Ai
定点运算器的组成
计算机组成原理第2章习题答案
计算机组成原理第2章习题答案第2章习题及解答2-2 将下列⼗进制表⽰成⼆进制浮点规格化的数（尾数取12位，包括⼀位符号位；阶取4位，包括⼀位符号位），并写出它的原码、反码、补码三和阶移尾补四种码制形式； (1)7.75解：X=7.75=(111.11)2=0.11111×211[X]原=0011×0.11111000000 [X]反=0011×0.11111000000 [X]补=0011×0.11111000000 [X]阶称，尾补=1011×0.11111000000 (2) –3/64解：X=-3/64=(-11/26)2=(-0.00001)2=-0.11×2-100[X]原=1100×1.11000000000 [X]反=1011×1.00111111111 [X]补=1100×1.010********[X]阶称，尾补=0100×1.010********(3) 83.25解：X=-3/64=(1010011.01)2=0.101001101×2111 [X]原=0111×0.101001101 [X]反=[X]补=[X]原[X]阶称，尾补=1111× 0.10100110(4) –0.3125解：X=（–0.3125）10=(-0.0101)2=-0.101×2-1 [X]原=1001×1.10100000000 [X]反=1110×1.010******** [X]补=1111×1.01100000000[X]阶称，尾补=0111×1.011000000002-4 已知x 和y ，⽤变形补码计算x+y ，并对结果进⾏讨论。
(2) x=0.11101，y=-0.10100 解：[X]补=00.11101, [Y]补=11.01100, [-Y]补=00.10100 [X]补+ [Y]补=00.11101+11.01100=00.01001X+Y=0.01001[X]补- [Y]补= [X]补+ [-Y]补=00.11101+00.10100=01.10001 X+Y 正溢(3) x=-0.10111，y=-0.11000解: [X]补=11.01001, [Y]补=11.01000, [-Y]补=00.11000 [X]补+ [Y]补=11.01001+11.01000=11.10001X+Y=-.011111[X]补- [Y]补= [X]补+ [-Y]补=11.01001+00.11000=00.00001 X －Y =0.000012-5 已知x 和y ，⽤变形补码计算x-y ，并对结果进⾏讨论。
计算机组成原理第二章课后习题答案
第二章运算方法和运算器练习一、填空题1. 补码加减法中，（符号位）作为数的一部分参加运算，（符号位产生的进位）要丢掉。
2. 为判断溢出，可采用双符号位补码，此时正数的符号用（00）表示，负数的符号用（11）表示。
3. 采用双符号位的方法进行溢出检测时，若运算结果中两个符号位（不相同），则表明发生了溢出。
若结果的符号位为（01），表示发生正溢出；若为（10），表示发生负溢出。
4. 采用单符号位进行溢出检测时，若加数与被加数符号相同，而运算结果的符号与操作数的符号（不一致），则表示溢出；当加数与被加数符号不同时，相加运算的结果（不会产生溢出）。
5. 利用数据的数值位最高位进位C和符号位进位Cf的状况来判断溢出，则其表达式为over=（C⊕Cf）。
6. 在减法运算中，正数减（负数）可能产生溢出，此时的溢出为（正）溢出；负数减（正数）可能产生溢出，此时的溢出为（负）溢出。
7. 补码一位乘法运算法则通过判断乘数最末位Yi和Yi-1的值决定下步操作，当YiYi-1=（10）时，执行部分积加【-x】补，再右移一位；当YiYi-1=（01）时，执行部分积加【x】补，再右移一位。
8. 浮点加减运算在（阶码运算溢出）情况下会发生溢出。
9. 原码一位乘法中，符号位与数值位（分开运算），运算结果的符号位等于（两操作数符号的异或值）。
10. 一个浮点数，当其补码尾数右移一位时，为使其值不变，阶码应该（加1）。
11. 左规的规则为：尾数（左移一位），阶码（减1）。
12. 右规的规则是：尾数（右移一位），阶码（加1）。
13. 影响进位加法器速度的关键因素是（进位信号的传递问题）。
14. 当运算结果的补码尾数部分不是（11.0×××××或00.1×××××）的形式时，则应进行规格化处理。
当尾数符号位为（01）或（10）时，需要右规。
第2章2.3浮点运算和浮点运算器
• 如果△E=0，说明两数阶码相等，无需对阶； • 如果△E>0，即Ex>Ey，则Ey向Ex靠拢，尾数My相应右移； • 如果△E<0，即Ex<Ey，则Ex向Ey靠拢，尾数Mx相应右移。
• 阶码用移码表示
• 移码的特点：真值越大，移码的数值也越大，无论正负 • 可以用比较电路直接比较两个阶码的大小
4
2.3 .3 浮点运算流水线
1 流水线原理
• 线性流水线 • 各子任务之间具有这种线性优先关系的流水线 • 线性流水线的硬件基本结构（流水线CAI演示） • 处理一个子任务的过程为过程段（Si） • 线性流水线由一系列串联的过程段组成 • 各个过程段之间设有高速缓冲寄存器（L），以暂 时保存上一过程子任务处理的结果 • 在一个统一的时钟（C）的控制下，数据从一个过 程段流向下一个相邻的过程段
• 当指令控制器工作时，运算器基本上处于空闲状态，而当 运算器工作时指令控制器又处于空闲状态，资源浪费浪费 • 完成第一条指令前三步后，指令控制器不等运算器完成 该指令后两步，立即开始第二条指令，运算器也如此； 16 • 形成一种与工厂中的装配流水线类似的流水线
2.3 .3 浮点运算流水线
1 流水线原理
【例2-18】 设x＝2010×0.11011011,y＝2100×(-0.10101100)， 求x＋y。 【解】 为了便于直观理解，假设两数均以补码表示，阶码采用双符 号位，尾数采用单符号位，则它们的浮点表示分别为 [x]浮＝00 010 0.11011011 [y]浮＝00 100 1.01010100 ①求阶差并对阶 △E＝Ex－Ey＝[Ex]补＋[-Ey]补＝00 010＋11 100＝(11 110)补＝ (11 010)原＝(-2)10 简单起见，010是2D, 100是4D,所以 △E=-2D x的阶码小，应使Mx右移2位，Ex加2 ∴[x]浮＝00 100 0.00110110(11) 其中(11)表示Mx右移2位后移出的最低两位数。
• 阶码用移码表示
• 移码的特点：真值越大，移码的数值也越大，无论正负 • 可以用比较电路直接比较两个阶码的大小
4
2.3 .3 浮点运算流水线
1 流水线原理
• 线性流水线 • 各子任务之间具有这种线性优先关系的流水线 • 线性流水线的硬件基本结构（流水线CAI演示） • 处理一个子任务的过程为过程段（Si） • 线性流水线由一系列串联的过程段组成 • 各个过程段之间设有高速缓冲寄存器（L），以暂 时保存上一过程子任务处理的结果 • 在一个统一的时钟（C）的控制下，数据从一个过 程段流向下一个相邻的过程段
• 当指令控制器工作时，运算器基本上处于空闲状态，而当 运算器工作时指令控制器又处于空闲状态，资源浪费浪费 • 完成第一条指令前三步后，指令控制器不等运算器完成 该指令后两步，立即开始第二条指令，运算器也如此； 16 • 形成一种与工厂中的装配流水线类似的流水线
2.3 .3 浮点运算流水线
1 流水线原理
【例2-18】 设x＝2010×0.11011011,y＝2100×(-0.10101100)， 求x＋y。 【解】 为了便于直观理解，假设两数均以补码表示，阶码采用双符 号位，尾数采用单符号位，则它们的浮点表示分别为 [x]浮＝00 010 0.11011011 [y]浮＝00 100 1.01010100 ①求阶差并对阶 △E＝Ex－Ey＝[Ex]补＋[-Ey]补＝00 010＋11 100＝(11 110)补＝ (11 010)原＝(-2)10 简单起见，010是2D, 100是4D,所以 △E=-2D x的阶码小，应使Mx右移2位，Ex加2 ∴[x]浮＝00 100 0.00110110(11) 其中(11)表示Mx右移2位后移出的最低两位数。
第2章-组合逻辑电路_5_加法器等
A3 A0 当B 都相等时，再与级联输入相比较。 3 B0
低位片的比较 结果送入高位片的 级联输入端，参与 高位片的比较。
A0 A1 A2 A3
0 1 2 3 0 1 2 3
COMP
P
P<Q
A4 A5 A6 A7 B4 B5 B6 B7
0 1 2 3 0 1 2 3
COMP
P
P<Q FA<B FA=B FA>B
&
& & &
&
≥1
1
1
≥1 ≥1
1 1
1
YA=B YA>B
Y(A<B)、 Y(A＝B)、 和Y(A〉B)、是输出端。
输
入
输
出
A3B3
A2B2
A1B1
A0B0
A>B
A<B
A=B
FA>B
FA=B
FA〈 B
A3>B3
A3<B3
X X
X X
X X
X X X X
X X
X X X X
X
X X
第2章 组合逻辑
2.1 组合逻辑分析 2.2 组合逻辑设计 2.3 组合逻辑电路的等价变换 2.4 编码器 2.5 译码器 2.6 数据选择器 2.7 加法器 2.8 数据比较器 2.9 奇偶校验器
返回目录
两个二进制数之间的算术运算无论是加、减、乘、 除，在计算机中都是化做若干步加法运算进行的。因 此，加法器是构成算术运算器的基本单元。
计组合逻辑电路。应用中规模组合逻辑器件进行组合逻
辑电路设计的一般原则是：使用MSI芯片的个数和品种型 号最少，芯片之间的连线最少
低位片的比较 结果送入高位片的 级联输入端，参与 高位片的比较。
A0 A1 A2 A3
0 1 2 3 0 1 2 3
COMP
P
P<Q
A4 A5 A6 A7 B4 B5 B6 B7
0 1 2 3 0 1 2 3
COMP
P
P<Q FA<B FA=B FA>B
&
& & &
&
≥1
1
1
≥1 ≥1
1 1
1
YA=B YA>B
Y(A<B)、 Y(A＝B)、 和Y(A〉B)、是输出端。
输
入
输
出
A3B3
A2B2
A1B1
A0B0
A>B
A<B
A=B
FA>B
FA=B
FA〈 B
A3>B3
A3<B3
X X
X X
X X
X X X X
X X
X X X X
X
X X
第2章 组合逻辑
2.1 组合逻辑分析 2.2 组合逻辑设计 2.3 组合逻辑电路的等价变换 2.4 编码器 2.5 译码器 2.6 数据选择器 2.7 加法器 2.8 数据比较器 2.9 奇偶校验器
返回目录
两个二进制数之间的算术运算无论是加、减、乘、 除，在计算机中都是化做若干步加法运算进行的。因 此，加法器是构成算术运算器的基本单元。
计组合逻辑电路。应用中规模组合逻辑器件进行组合逻
辑电路设计的一般原则是：使用MSI芯片的个数和品种型 号最少，芯片之间的连线最少
第2章(2) 控制系统的状态空间表达式
2-3 由控制系统的方块图求系统状态空间表达式系统方块图是经典控制中常用的一种用来表示控制系统中各环节、各信号相互关系的图形化的模型，具有形象、直观的优点，常为人们采用。
要将系统方块图模型转化为状态空间表达式，一般可以由下列三个步骤组成：第一步：在系统方块图的基础上，将各环节通过等效变换分解，使得整个系统只有标准积分器（1/s ）、比例器（k ）及其综合器（加法器）组成，这三种基本器件通过串联、并联和反馈三种形式组成整个控制系统。
第二步：将上述调整过的方块图中的每个标准积分器（1/s ）的输出作为一个独立的状态变量i x ，积分器的输入端就是状态变量的一阶导数dtdx i。
第三步：根据调整过的方块图中各信号的关系，可以写出每个状态变量的一阶微分方程，从而写出系统的状态方程。
根据需要指定输出变量，即可以从方块图写出系统的输出方程。
例2-5 某控制系统的方块图如图2-6所示，试求出其状态空间表达式。
解：该系统主要有一个一阶惯性环节和一个积分器组成。
对于一阶惯性环节，我们可以通过等效变换，转化为一个前向通道为一标准积分器的反馈系统。
图2-6所示方块图经等效变换后如下图所示。
我们取每个积分器的输出端信号为状态变量1x 和2x ，积分器的输入端即1x和2x 。
图2-6 系统方块图从图可得系统状态方程： ()⎪⎪⎩⎪⎪⎨⎧+--=-+-==uT K x T x T K K x K u T K x T x x T K x 112111311311212222111 取y 为系统输出，输出方程为：1x y =写成矢量形式，我们得到系统的状态空间表达式：[]⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧=⎥⎥⎥⎦⎤⎢⎢⎢⎣⎡+⎥⎥⎦⎤⎢⎢⎣⎡=x y u T K x K K T K x 010********例2-6 求如图2-7（a ）所示系统的动态方程。
解：图2-7(a)中第一个环节21++s s 可以分解为⎪⎭⎫ ⎝⎛+-211s ，即分解为两个通道。
计算机组成原理教案(第二章)
为便于软件移植，按照 IEEE754 标准，32位浮点数和 64位浮点数的标准格式为
浮点数 符号位
小数点 （隐含的）
阶符采用隐含方式，即采用移码方式来表示正负指数。
将浮点数的指数真值e 变成阶码Ｅ 时，应将指数 e 加上 一个固定的偏移值127(01111111)，即 Ｅ＝e＋127.
不规格的例子：
2.1.5 校验码
最简单且应用广泛的检错码是采用一位校验位的奇校验或偶校验
设ｘ＝(ｘ0ｘ1…ｘn－1)是一个n位字,则奇校验位Ｃ定义为 C＝ｘ0⊕ｘ1⊕…⊕ｘn－1
式中⊕代表按位加,表明只有当ｘ中包含有奇数个1时,才使C＝1, 即C＝0。
同理,偶校验位Ｃ定义为
C＝ｘ0⊕ｘ1⊕…⊕ｘn－1
即ｘ中包含偶数个1时,才使C＝0。
[例4]将十进制真值(－127,－1,0,＋1,＋127)列表表示成二进制数及原 码、反码、补码、移码值。
[例5]设机器字长16位,定点表示,尾数15位,数符1位,问： (1)定点原码整数表示时,最大正数是多少?最小负数是多少?
(2)定点原码小数表示时,最大正数是多少?最小负数是多少?;
(1)定点原码整数表示 最大正数值＝(215－1)10＝(＋32767)10 0 111 111 111 111 111
0.1011
1.0101
10.0000 0.0000
对定点整数,补码表示的定义是 [ｘ]补＝ {
ｘ
2n＞ｘ≥0 (mod 2n＋1)
2n+1+ｘ＝2n+1-|ｘ| 0≥ｘ≥－2n
3.反码表示法
我们比较定点小数反码与补码的公式 [ｘ]反＝(2－2－n)＋ｘ [ｘ]补＝2＋ｘ
[ｘ]补＝[ｘ]反＋2－n
计算机组成原理第2章-二进制加减法器
X←F 选通门
X ← X-Y
Ｆ← Ｘ
减
Ｆ← Ｙ Ｆ← １
Ｘ← Ｆ
4/12/2021
实现补码加运算的执行过程
X ← X+Y
Fs
00000111
OVR
Z
Fs 加法器
C
完成加运算，需 要把被加数和加 数送ALU的输入
端，运算结果要
F←X
选通门
F←Y 接收到累加器，
二选一
需要给出命令：
X
CP
01001001101
基本的二进制加/减法器
全加器的表达式为：
Si = Ai Bi Ci Ci+1 = AiBi + BiCi + AiCi 一位全加器内部逻辑图
Ci+
Si
C
1
AB C
Ci
Ai
Bi A
B
3
信 息 科 学 与 工 程 学 院3
第二章 运算方法和运算器
数据与文字的表示 定点加减法运算 定点乘法运算 定点除法运算 定点运算器的组成 浮点运算与浮点运算器
4/12/2021
单符号位判断
数值位向符 号位有进位
OV= C0 C1 + C0 C1 判断电路
但符号位无 进位输出或
c0
数值位向符 号位没有进 位但符号位 本身有进位 输出是溢出
x0 y0
x1 y1
FA
z0
c1
FA
z1
OV
4/12/2021
双符号位判断
OV= z0' z0 + z'0 z0 = z0' z0
5
信 息 科 学 与 工 程 学 院5
现代控制理论基础-第2章-控制系统的状态空间描述精选全文完整版
(2-18)
解之,得向量-矩阵形式的状态方程
(2-19)
输出方程为
(2-20)
(5) 列写状态空间表达式
将式(2-19)和式(2-20)合起来即为状态空间表达式,若令
则可得状态空间表达式的一般式,即
(2-21)
例2.2 系统如图
取状态变量:
得：
系统输出方程为：
写成矩阵形式的状态空间表达式为：
1.非线性系统
用状态空间表达式描述非线性系统的动态特性，其状态方程是一组一阶非线性微分方程，输出方程是一组非线性代数方程，即
(2-7)
2. 线性系统的状态空间描述
若向量方程中 和 的所有组成元都是变量 和 的线性函数，则称相应的系统为线性系统。而线性系统的状态空间描述可表示为如下形式： （2－8） 式中，各个系数矩阵分别为 （2－9）
4．线性定常系统的状态空间描述
式中的各个系数矩阵为常数矩阵
当系统的输出与输入无直接关系（即 ）时，称为惯性系统；相反，系统的输出与输入有直接关系（即 ）时，称为非惯性系统。大多数控制系统为惯性系统，所以，它们的动态方程为
（2－11）
1.系统的基本概念 2. 动态系统的两类数学描述 3. 状态的基本概念
2.2 状态空间模型
2.2.1状态空间的基本概念
1.系统的基本概念
■系统:是由相互制约的各个部分有机结合，且具有一定功能的整体。 ■静态系统:对于任意时刻t，系统的输出惟一地取决于同一时刻的输入，这类系统称为静态系统。静态系统亦称为无记忆系统。静态系统的输入、输出关系为代数方程。 ■动态系统:对任意时刻，系统的输出不仅与t时刻的输入有关，而且与t时刻以前的累积有关(这种累积在t0(t0<t)时刻以初值体现出来)，这类系统称为动态系统。由于t0时刻的初值含有过去运动的累积，故动态系统亦称为有记忆系统。动态系统的输入、输出关系为微分方程。
计算机组成原理第四版第二章
[x]补=0.1001, [y]补=0.0101 [x]补 0. 1 0 0 1
+ [y]补 0. 0 1 0 1 [x+y]补 0. 1 1 1 0
所以x+y=+0.1110
Back
第二章 运算方法和运算器
B 补码减法
➢ 公式：
[x-y]补=[x]补-[y]补=[x]补+[-y]补
➢ 举例
已知 x=+0.1101 ， y=+0.0110，求x-y。 解： [x]补=0.1101 [y]补=0.0110 ，[-y]补=1.1010 [x]补 0. 1 1 0 1 + [-y]补 1. 1 0 1 0 [x-y]补 1 0. 0 1 1 1
最大正数，称为“上溢” 或“正溢出”
两个负数相加，结果 小于机器所能表示的最
小负数，称为“下溢” 或“负溢出”
判断方法
举例说明
Back
第二章 运算方法和运算器
溢出检测方法常用以下两种方法：
1.采用双符号位（变形补码）判断方法：
变形补码： “00”表示正数、“11”表负数，两符号位同时参加运算， 运算结果符号出现01或10表明溢出。
发生溢出；而在浮点运算时，运算结果超出尾数的表示范围 却并不一定溢出，只有当阶码也超出所能表示的范围时，才 发生溢出。
Back
3.十进制数串的表示方法
➢ 目前,大多数通用性较强的计算机都能直接 处理十进制形式表示的数据。十进制数串 在计算机内主要有两种表示形式：
➢ 1.字符串形式 ➢ 2.压缩的十进制数串形式
➢ 计算机采用定点数表示时，对于既有整数又有小数的原始数据，需要设 定一个比例因子，数据按其缩小成定点小数或扩大成定点整数再参加运 算，运算结果，根据比例因子，还原成实际数值。若比例因子选择不当， 往往会使运算结果产生溢出或降低数据的有效精度。
+ [y]补 0. 0 1 0 1 [x+y]补 0. 1 1 1 0
所以x+y=+0.1110
Back
第二章 运算方法和运算器
B 补码减法
➢ 公式：
[x-y]补=[x]补-[y]补=[x]补+[-y]补
➢ 举例
已知 x=+0.1101 ， y=+0.0110，求x-y。 解： [x]补=0.1101 [y]补=0.0110 ，[-y]补=1.1010 [x]补 0. 1 1 0 1 + [-y]补 1. 1 0 1 0 [x-y]补 1 0. 0 1 1 1
最大正数，称为“上溢” 或“正溢出”
两个负数相加，结果 小于机器所能表示的最
小负数，称为“下溢” 或“负溢出”
判断方法
举例说明
Back
第二章 运算方法和运算器
溢出检测方法常用以下两种方法：
1.采用双符号位（变形补码）判断方法：
变形补码： “00”表示正数、“11”表负数，两符号位同时参加运算， 运算结果符号出现01或10表明溢出。
发生溢出；而在浮点运算时，运算结果超出尾数的表示范围 却并不一定溢出，只有当阶码也超出所能表示的范围时，才 发生溢出。
Back
3.十进制数串的表示方法
➢ 目前,大多数通用性较强的计算机都能直接 处理十进制形式表示的数据。十进制数串 在计算机内主要有两种表示形式：
➢ 1.字符串形式 ➢ 2.压缩的十进制数串形式
➢ 计算机采用定点数表示时，对于既有整数又有小数的原始数据，需要设 定一个比例因子，数据按其缩小成定点小数或扩大成定点整数再参加运 算，运算结果，根据比例因子，还原成实际数值。若比例因子选择不当， 往往会使运算结果产生溢出或降低数据的有效精度。
计算机组成原理教案(第二章)
最小负数值＝－(215－1)10＝(－32767)10
1
111 111 111 111 111
例6]假设由S,E,M三个域组成的一个32位二进制字所表示的非零规格 化浮点数ｘ,真值表示为： ｘ＝(－1)s×(1.M)×2E－128 问：它所表示的规格化的最大正数、最小正数、最大负数、最小负 数是多少？ 1)最大正数 0 11 111 111 111 111 111 111 111 111 111 11
2.1.1 数据格式
计算机中常用的数据表示格式有两种
一是定点格式，数值范围有限,要求但的处理硬件比较简单。
二是浮点格式，数值范围很大，但要求硬件比较复杂。
1.定点数的表示方法
定点表示：约定机器中所有数据的小数点位置是固定不变的
(ｘ0:符号位，0代表正号，1代表负号):
纯小数和纯整数
目前计算机中多采用定点纯整数表示，因此将定点数表示的运算 简称为整数运算。
00000001 0000000011
(2).压缩的十进制数串形式
每个数位占用半个字节(即4个二进制位),其值可用二－十编码 (BCD码)或数字符的ASCII码的低4位表示。 符号位也占半个字节并放在最低数字位之后,其值选用四位编 码中的六种冗余状态中的有关值,
1 2 3 C
(＋123) 0 1 2 D
2.浮点数的表示方法
浮点表示法：把一个数的有效数字和数的范围在计算机的一个 存储单元中分别予以表示，这种把数的范围和精度分别表示的 方法，数的小数点位置随比例因子的不同而在一定范围内自 由浮动。 9 × 10－28＝0.9 × 10－27
Ｎ＝Ｒe.Ｍ Ｍ ：尾数，是一个纯小数。
e ：比例因子的指数，称为浮点数的指数，是一个整数。 R ：比例因子的基数，对于二进计数值的机器是一个常数 ，一般规定Ｒ 为2，8或16。
经典：计算机组成原理-第2章-运算方法和运算器
1加法器的流水线时钟周期至少为90ns10ns100ns如果采用同样的逻辑电路但不是流水线方式则浮点加法所需的时间为300ns因此4级流水线加法器的加速比为30010032当每个过程段的时间都是75ns时加速比为300754例30已知计算一维向量xy的求和表达式如下
第二章：运算方法和运算器
2．1 数据与文字的表示方法 2．2 定点加法、减法运算 2．3 定点乘法运算 2．4 定点除法运算 2．5 定点运算器的组成 2．6 浮点运算方法和浮点运算器
其中尾数域所表示的值是1.M。因为规格化的浮点数的尾数域最
左位（最高有效位）总是1。故这一位经常不予存储，而认为隐藏
在小数点的左边。
64位的浮点数中符号位1位，阶码域11位，尾数域52位，指数偏
移值是1023。因此规格化的64位浮点数x的真值为：
x=(－1)s ×(1.M) × 2E－1023 e=E－1023
[X]反=1.x1x2...xn 对于0，有[+0]反=[-0]反之分：
[+0]反=0.00...0
[-0]反=1.11...1
我们比较反码与补码的公式
[X]反=2-2-n+X
[X]补=2+X
可得到 [X]补=[X]反+2-n
8
若要一个负数变补码，其方法是符号位置1，其余各位0变1，1变 0，然后在最末位（2-n）上加1。
10100.10011=1.010010011*24 e=4 于是得到：S=0,E=4+127=131=10000011, M=010010011 最后得到32位浮点数的二进制存储格式为： 0100 0001 1010 0100 1100 0000 0000 0000=（41A4C000）164
第二章：运算方法和运算器
2．1 数据与文字的表示方法 2．2 定点加法、减法运算 2．3 定点乘法运算 2．4 定点除法运算 2．5 定点运算器的组成 2．6 浮点运算方法和浮点运算器
其中尾数域所表示的值是1.M。因为规格化的浮点数的尾数域最
左位（最高有效位）总是1。故这一位经常不予存储，而认为隐藏
在小数点的左边。
64位的浮点数中符号位1位，阶码域11位，尾数域52位，指数偏
移值是1023。因此规格化的64位浮点数x的真值为：
x=(－1)s ×(1.M) × 2E－1023 e=E－1023
[X]反=1.x1x2...xn 对于0，有[+0]反=[-0]反之分：
[+0]反=0.00...0
[-0]反=1.11...1
我们比较反码与补码的公式
[X]反=2-2-n+X
[X]补=2+X
可得到 [X]补=[X]反+2-n
8
若要一个负数变补码，其方法是符号位置1，其余各位0变1，1变 0，然后在最末位（2-n）上加1。
10100.10011=1.010010011*24 e=4 于是得到：S=0,E=4+127=131=10000011, M=010010011 最后得到32位浮点数的二进制存储格式为： 0100 0001 1010 0100 1100 0000 0000 0000=（41A4C000）164
数字电子技术基础第2章-组合逻辑电路_4_多路选择器
一个8选1数据选择器可以实现256种三变量函数。28=256
☆☆ 具有N地址端的数据选择器实现M变量函数。地 址数＜变量数。
实现 N<M 的组合逻辑函数有两种方法：☆ 扩展法 ☆ 降维法
实现 N<M 的组合逻辑函数有两种方法：☆ 扩展法 ☆ 降维法
例：用8选1数据选择器实现四变量函数 F(ABCD)=∑ m(1,5,6,7,9,11,12,13,14)
F(ABCD)=∑ m(1,5,6,7,9,11,12,13,14)
11
56 7
9 11~14
01234567
G0 7
MUX(1)
01234567
G0 7
MUX(2)
EN 2 1 0
Y
EN 2 1 0
Y
A
1
B
≥1
C
D
本例也可以 用4选1选择 器扩展为16 选1。
F
ABCD 0000 0001 0010 0011 0100 0101 0110 0111
真值表： A1 A0 Y
0 0 D0
0 1 D1 1 0 D2 1 1 D3
A1~A0二位地址输入 （共4个最小项），每个最 小项对应从4个输入数据 D3~D0中选择出一个需要数 据到输出。
Y A1 A0D0 A1A0D1 A1 A0D2 A1A0D3 m0D0 m1D1 m2D2 m3D3
D24
D32
01234567
G0 7
MUX(4)
012
DY29 EN
A4 A3 00 01 10 11
Байду номын сангаас
在A2A1A0地址码作用下，四片8选1都有输出， 总输出由高位地址吗A4A3决定。
☆☆ 具有N地址端的数据选择器实现M变量函数。地 址数＜变量数。
实现 N<M 的组合逻辑函数有两种方法：☆ 扩展法 ☆ 降维法
实现 N<M 的组合逻辑函数有两种方法：☆ 扩展法 ☆ 降维法
例：用8选1数据选择器实现四变量函数 F(ABCD)=∑ m(1,5,6,7,9,11,12,13,14)
F(ABCD)=∑ m(1,5,6,7,9,11,12,13,14)
11
56 7
9 11~14
01234567
G0 7
MUX(1)
01234567
G0 7
MUX(2)
EN 2 1 0
Y
EN 2 1 0
Y
A
1
B
≥1
C
D
本例也可以 用4选1选择 器扩展为16 选1。
F
ABCD 0000 0001 0010 0011 0100 0101 0110 0111
真值表： A1 A0 Y
0 0 D0
0 1 D1 1 0 D2 1 1 D3
A1~A0二位地址输入 （共4个最小项），每个最 小项对应从4个输入数据 D3~D0中选择出一个需要数 据到输出。
Y A1 A0D0 A1A0D1 A1 A0D2 A1A0D3 m0D0 m1D1 m2D2 m3D3
D24
D32
01234567
G0 7
MUX(4)
012
DY29 EN
A4 A3 00 01 10 11
Байду номын сангаас
在A2A1A0地址码作用下，四片8选1都有输出， 总输出由高位地址吗A4A3决定。
第2章(5)浮点运算
[例26] ｘ＝＋011,ｙ＝＋110,求[ｘ＋ｙ]移 和 [ｘ－ｙ]移,并判断是 否溢出。 [解:]
[ｘ]移＝01 011, [ｙ]补＝00 110, [－ｙ]补＝11 010
[ｘ＋ｙ]移＝[ｘ]移＋[ｙ]补＝10 001, 结果上溢。
[ｘ－ｙ]移＝[ｘ]移＋[－ｙ]补＝00 101, 结果正确,为－3。
的定义为
[ｙ]补＝2n＋1＋ｙ
则求阶码和用如下方式完成：
[ｘ]移＋[ｙ]补＝2n＋ｘ＋2n＋1＋ｙ ＝2n＋1＋(2n＋(ｘ＋ｙ)) ＝2n＋1＋[ｘ＋ｙ]移
即
[ｘ＋ｙ]移＝[ｘ]移＋[ｙ]补 (mod 2n＋1)
(2.42)
同理
[ｘ－ｙ]移＝[ｘ]移＋[－ｙ]补
(2.43)
上二式表明执行阶码加减时,对加数或减数 ｙ来说,应送移
阶码上溢 超过了阶码可能表示的最大值的正指数值,一般将其 认为是＋∞和－∞。
阶码下溢 超过了阶码可能表示的最小值的负指数值,一般将其 认为是0。
尾数上溢 两个同符号尾数相加产生了最高位向上的进位,将尾 数右移,阶码增1来重新对齐。
尾数下溢 在将尾数右移时,尾数的最低有效位从尾数域右端流 出,要进行舍入处理。
[例25] 设ｘ＝2010×0.11011011,ｙ＝2100×(－0.10101100),求 ｘ＋ｙ。 [解:]
为了便于直观理解,假设两数均以补码表示,阶码采用双符 号位,尾数采用单符号0 010, [ｙ]浮＝00 100,
0.11011011 1.01010100
码符号位正常值的反码。
如果阶码运算的结果溢出,上述条件则不成立。 此时,使用双符号位的阶码加法器,并规定移码的第二个符号位, 即最高符号位恒用 0 参加加减运算,则溢出条件是阶码的最高符号 位为1。 此时,当两位符号位为 10时,表明上溢,为11时,表明下溢。 当最高符号位为0时,表明没有溢出； 两位符号位为01时,结果为正；为 00 时,结果为负。
[ｘ]移＝01 011, [ｙ]补＝00 110, [－ｙ]补＝11 010
[ｘ＋ｙ]移＝[ｘ]移＋[ｙ]补＝10 001, 结果上溢。
[ｘ－ｙ]移＝[ｘ]移＋[－ｙ]补＝00 101, 结果正确,为－3。
的定义为
[ｙ]补＝2n＋1＋ｙ
则求阶码和用如下方式完成：
[ｘ]移＋[ｙ]补＝2n＋ｘ＋2n＋1＋ｙ ＝2n＋1＋(2n＋(ｘ＋ｙ)) ＝2n＋1＋[ｘ＋ｙ]移
即
[ｘ＋ｙ]移＝[ｘ]移＋[ｙ]补 (mod 2n＋1)
(2.42)
同理
[ｘ－ｙ]移＝[ｘ]移＋[－ｙ]补
(2.43)
上二式表明执行阶码加减时,对加数或减数 ｙ来说,应送移
阶码上溢 超过了阶码可能表示的最大值的正指数值,一般将其 认为是＋∞和－∞。
阶码下溢 超过了阶码可能表示的最小值的负指数值,一般将其 认为是0。
尾数上溢 两个同符号尾数相加产生了最高位向上的进位,将尾 数右移,阶码增1来重新对齐。
尾数下溢 在将尾数右移时,尾数的最低有效位从尾数域右端流 出,要进行舍入处理。
[例25] 设ｘ＝2010×0.11011011,ｙ＝2100×(－0.10101100),求 ｘ＋ｙ。 [解:]
为了便于直观理解,假设两数均以补码表示,阶码采用双符 号位,尾数采用单符号0 010, [ｙ]浮＝00 100,
0.11011011 1.01010100
码符号位正常值的反码。
如果阶码运算的结果溢出,上述条件则不成立。 此时,使用双符号位的阶码加法器,并规定移码的第二个符号位, 即最高符号位恒用 0 参加加减运算,则溢出条件是阶码的最高符号 位为1。 此时,当两位符号位为 10时,表明上溢,为11时,表明下溢。 当最高符号位为0时,表明没有溢出； 两位符号位为01时,结果为正；为 00 时,结果为负。
数字电子技术基础第2章-组合逻辑电路_4_多路选择器
双四选一功能表:
ST1 ST 2 A1 A0 Y1 Y2
1 XX 0 0
0
0 0 D10 D20
0
0 1 D11 D21
0
1 0 D12 D22
0
1 1 D13 D23
A1 0 1 A0 0 1
D10 1 D11 1 D12 1 D13 1 D20 1 D21 1 D22 1 D23 1
1
TG TG TG TG TG TG TG TG
① 将F填入四变量卡诺图：
ABC=001
mm10填填0D
AB CD 00 01 11 10
00 0 0 1 0
01 1 1 1 1
11 0 1 0 1
AB C 00 01 11 10
0D D 1 D
10 1DD
ABC=010 m2填D
ABC=011 m3填1
ABC=100 ABC=101
m m
54填填DD
数据选择器。
片选信号选择由
解：25 = 32 ，32选1就需要5位地址。 哪一片选择器工作， 工作的选择器哪一位
用A4A3A2A1A0来表示地址码。 输出由地址码决定。
地址分配：A4A3作2-4译码器地址输入。译码器输出分别接 四片8选1数据选择器的片选端 / ST。在A4A3作 用下，四片8选1分别被选中，片选端为0的选择 器工作，片选端为1的选择器不工作。
MUX(2)
0 0 1 2 EN Y
D16
D23
01234567
G0 7
MUX(3)
0 0 1 2 EN Y
D24
D31
01234567
G0 7
MUX(4)
0 1 2 EN DY5
计算机组成原理-第2周下-定点加减法运算
丢掉
[y]补= 1 1 0 1 1 10 0110
所以
ｘ＋ｙ＝+0110
6
例: x＝-11001 ,y＝-00011，求 x+y＝？
解:[x]补=1 0 0 1 1 1， [y]补=1 1 1 1 0 1
[x]补=1 0 0 1 1 1 +
丢掉
[y]补=1 1 1 1 0 1 11 0 01 0 0 由以上三例看到,补码加法的特点: (1) 符号位要作为数的一部分一 起参加运算。 (2) 要在模2n+1的意义下相加， 即超过2n+1的进位要丢掉!
13
[例16] ｘ＝－1101, ｙ＝－1011,求ｘ＋ｙ。 [解:] [ｘ]补＝10011 [ｙ]补＝10101 [ｘ]补 ＋ [ｙ]补 [ｘ＋ｙ]补 10011 10101 01000
两个负数相加的结果成为正数,这同样是错误的。 之所以发生错误,是因为运算结果产生了溢出。两个正数相 加,结果大于机器所能表示的最大正数,称为正溢出。而两个负数 相加,结果小于机器所能表示的最小负数,称为负溢出。
21
常见的门电路
1．与门 真值表表示的两输入端与门如表2-1所示，逻辑符号如图 2-1所示。从与门的逻辑关系上可以看出，如果输入端A 作为控制端，则A的值将会决定输入端B的值是否能被输 出到端口Y。
Y AB
A
B
Y=AB
0 0 0 0 1 0 1 0 0 1 1 1 表2-1 两输入端与门的真值表
27
5．或非门
真值表表示的两输入端或非门如表2-5所示，逻辑符号如 图2-5所示。可以利用或非门的输入端A来控制输入端B。 当A=0时，（输入信号被反相输出）；当A=1时，则不管 B的值是什么，Y都为0。
[y]补= 1 1 0 1 1 10 0110
所以
ｘ＋ｙ＝+0110
6
例: x＝-11001 ,y＝-00011，求 x+y＝？
解:[x]补=1 0 0 1 1 1， [y]补=1 1 1 1 0 1
[x]补=1 0 0 1 1 1 +
丢掉
[y]补=1 1 1 1 0 1 11 0 01 0 0 由以上三例看到,补码加法的特点: (1) 符号位要作为数的一部分一 起参加运算。 (2) 要在模2n+1的意义下相加， 即超过2n+1的进位要丢掉!
13
[例16] ｘ＝－1101, ｙ＝－1011,求ｘ＋ｙ。 [解:] [ｘ]补＝10011 [ｙ]补＝10101 [ｘ]补 ＋ [ｙ]补 [ｘ＋ｙ]补 10011 10101 01000
两个负数相加的结果成为正数,这同样是错误的。 之所以发生错误,是因为运算结果产生了溢出。两个正数相 加,结果大于机器所能表示的最大正数,称为正溢出。而两个负数 相加,结果小于机器所能表示的最小负数,称为负溢出。
21
常见的门电路
1．与门 真值表表示的两输入端与门如表2-1所示，逻辑符号如图 2-1所示。从与门的逻辑关系上可以看出，如果输入端A 作为控制端，则A的值将会决定输入端B的值是否能被输 出到端口Y。
Y AB
A
B
Y=AB
0 0 0 0 1 0 1 0 0 1 1 1 表2-1 两输入端与门的真值表
27
5．或非门
真值表表示的两输入端或非门如表2-5所示，逻辑符号如 图2-5所示。可以利用或非门的输入端A来控制输入端B。 当A=0时，（输入信号被反相输出）；当A=1时，则不管 B的值是什么，Y都为0。
第二章电化学实验基础
应用电化学测试得到的电极电位可以计算相应
化学反应的平衡常数等一系列热力学常数
宗旨：研究学术 造就人才 佑启乡邦 振导社会
To measure the potential difference across a metalsolution electrified interface (see exploded view), one terminal of the potentialmeasuring instrument is connected to the metal electrode. What is to be done with the second terminal?
• 固体电极的制备： • 固体电极的抛光：
¾机械抛光： ¾机械压制： ¾化学抛光： ¾电化学抛光：
• 金属单晶电极
二、碳电极
• 碳电极属于惰性电极： • 常用的碳电极包括：
¾ 石墨电极 ¾ 玻碳电极 ¾ 碳糊电极
• 其它碳电极：
¾ 碳纤维电极 ¾ 碳纳米管电极 ¾ 富勒烯电极 ¾ 石墨烯电极
三、汞电极
• 选用有机溶剂的条件： – 对支持电解质有足够的溶解度； – 能够使支持电解质产生足够的电离；支持电解质溶解(一般希望在10 以上) ； – 挥发性小、粘度小、毒性小； – 热力学稳定窗大； – 容易与水分离且分离程度高。
• 分离有机溶剂与水的前处理方法：
– 蒸馏 – 减压蒸馏 – 加入吸水剂——如浓硫酸 – 分子筛吸附水
– 交换电流与氢过电位的关系：交换电流越大，氢 过电位越小，氢气析出越为容易。
– 几种金属电极在1mol/L硫酸中产生氢气的交换电流密度i0(A/cm2)
金属 Pd
Pt
Tr
Ni
Au
化学反应的平衡常数等一系列热力学常数
宗旨：研究学术 造就人才 佑启乡邦 振导社会
To measure the potential difference across a metalsolution electrified interface (see exploded view), one terminal of the potentialmeasuring instrument is connected to the metal electrode. What is to be done with the second terminal?
• 固体电极的制备： • 固体电极的抛光：
¾机械抛光： ¾机械压制： ¾化学抛光： ¾电化学抛光：
• 金属单晶电极
二、碳电极
• 碳电极属于惰性电极： • 常用的碳电极包括：
¾ 石墨电极 ¾ 玻碳电极 ¾ 碳糊电极
• 其它碳电极：
¾ 碳纤维电极 ¾ 碳纳米管电极 ¾ 富勒烯电极 ¾ 石墨烯电极
三、汞电极
• 选用有机溶剂的条件： – 对支持电解质有足够的溶解度； – 能够使支持电解质产生足够的电离；支持电解质溶解(一般希望在10 以上) ； – 挥发性小、粘度小、毒性小； – 热力学稳定窗大； – 容易与水分离且分离程度高。
• 分离有机溶剂与水的前处理方法：
– 蒸馏 – 减压蒸馏 – 加入吸水剂——如浓硫酸 – 分子筛吸附水
– 交换电流与氢过电位的关系：交换电流越大，氢 过电位越小，氢气析出越为容易。
– 几种金属电极在1mol/L硫酸中产生氢气的交换电流密度i0(A/cm2)
金属 Pd
Pt
Tr
Ni
Au
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3.5 定点运算器的组成 1）定点运算器的基本结构 • 不同的计算机其运算器的组成结构是不同的， 但一般都包含以下几部分。 1．算术逻辑运算单元ALU • 在计算机中，通常具体实现算术运算和逻辑 运算的部件称为算术逻辑运算单元 （Arithmetic and Logic Unit），简称ALU， 它是加法器、乘法器和逻辑运算器的集成， 是运算器的核心。ALU通常表示为两个输入 端，一个输出端和多个功能控制信号端的一 个逻辑符号。加法器是ALU的核心，是决定 ALU运算速度的主要因素。
第2 章 加法器
• 计算机要对各种信息进行加工和处理。 • 如对数值数据进行加、减、乘、除的数 值运算，对非数值数据进行与、或、非 的逻辑运算。 • 在计算机中必须有对数据进行处理的部 件，这个部件就是运算器。 • 目前，大多数计算机都将运算器和控制 器集成在一个芯片上，也就是我们常说 的CPU。
二进制加法器 1.半加器 • 两个一位二进制数相加（不考虑低位的进 位），称为半加。实现半加操作的电路称 为半加器。 • 半加器的真值表、逻辑图和逻辑符号。 2.全加器 • 在实现多位二进制数相加时，不仅考虑本 位，还要考虑低位来的进位，这种考虑低 位的进位加法运算就是全加运算， • 实现全加运算的电路称为全加器。
A8 A7A6A5 B8B7B6B5
A4 A3A2A1B4B3B2B1
16位行波进位加法器
• 在这种结构中，由于组间进位C4、C8、 C12、C16仍然是串行产生的，最高进位 的产生时间为4×（2.5ty）=10ty。 • 采用这种结构，在大大地缩短了进位延迟 时间的同时兼顾了电路设计的复杂性。 • 如果还需要进一步提高速度，可以采用两 级先行进位结构。
• 4）附加的控制线路 运算器要求运算速度快，运算精度高。为 了达到这一目的，通常还在运算器中附加 一些控制线路。 i -i • 如：运算器中的乘2 或乘2 运算和某些逻 辑运算是通过移位操作来实现的。这通常 是在ALU的输出端设置移位线路来实现。 移位包括左移，右移和直送。移位线路也 是一个多路选择器。 • 定点运算器的组成
• 输入信号Ai、Bi、C0是同时提供的，所有 的进位延迟时间都是2.5ty，因为进位信号 同时产生，所以称为同时进位或并行进位 CLA（Carry Look Ahead）。 • 把这种进位信号由逻辑线路产生，再送去 求和而构成的加法器，称为先行进位加法 器。
C4
C3
C2
C1
C0
G4
P4 G3 P3 G2 先行进位产生电路
• 在行波进位加法器中，进位信号的逻辑表 达式为： Ci= Gi+Pi Ci-1 • C1=G1+P1C0 • C2=G2+P2C1 • C3=G3+P3C2 • ………… • Cn=Gn+PnCn-1 可见，后一级的进位直接依赖前一级，进 位是逐级形成的，最长进位延迟时间为 2.5nty，与n成正比。可见，行波进位加法 器的加法速度比较低。
• 3）专用寄存器 • 为了记录程序执行过程中的重要状态，还 要设置一些专用寄存器， • 如程序状态字PSW（Program Status Word）； • 堆栈指针SP（Stack Pointer）等。 • 有些专业寄存器对程序员是透明的，用户 是不能访问的，如循环计数器。有些是对 程序员开放的，程序员可以通过指令使用 它。
P2 G1 P1
先行进位线路 F4 C4 G4 P4 FA C3
G3
F3 FA
P3
C2
G2 P2
F2 FA C1
G1 P1
F1 FA A1 B1
C0
A4 B4
A3 B3
A2 B2
4位先行进位加法器
• 理论上讲，这种先行进位加法器可以扩充到 n位字长，但是，当加法器位数增加时，进 位函数Ci+1会变得越来越复杂(n位字长的加 法器，最高进位位需要一个n+1位输入的或 门和n+1位输入的与门电路实现)，这给电路 的实现带来了困难。
• 全加器真值表、逻辑图和逻辑符号 • 一位全加器只能实现一位二进制数的加法， 另外门电路都有延迟，这个延迟影响了整 个加法器的运算速度。
3.加法器 • 一位全加器只能实现一位二进制数的加法，要 实现n位数相加就要组成加法器，最基本的就 是串行加法器和并行加法器。 3.1 串行加法器 • 如果n位字长的加法器仅有一位全加器，使用 移位寄存器从低位到高位串行地提供操作数， 分n步进行相加，叫串行加法器。
F16 F15 F14 F13 F12 F11 F10 F9 F8 F7 F6 F5 F4 F3 F2 F1
C16
4位CLA加法器
C12
4位CLA加法器
C8
4位CLA加法器
C4
4位CLA加法器
C0
A13B16 B13 A12 A11 A16 A15A14 B15 B14 A10A9 B10B9 B11 B12
应用于四个4位先行进位加法器，则有：
Cm1=Gm1+Pm1C0 Cm2=Gm2+Pm2Cm1 = Gm2+ Pm2Gm1 + Pm2 Pm1C0
Cm3=Gm3+Pm3Cm2 = Gm3+ Pm3Gm2 + Pm3Pm2Gm1+ Pm3 Pm2 Pm1C0
Cm4=Gm4+Pm4Cm3 = Gm4+ Pm4Gm3 + Pm4Pm3Gm2+ Pm4Pm3Pm2 Gm1+ Pm4Pm3Pm2P m1C0
3.4 十进制加法器 • 在计算机中，处理十进制数有两种常用的 方法： • 一种是先将输入的十进制数转换为二进制 数，在计算机中进行二进制运算，再将运 算结果转换为十进制数。这种方法适用于 数据不太多而计算量大的场合。 • 另一种方法是采用BCD码进行十进制运算， 这种方法适用数据量多而计算较简单的场 合。目前许多通用计算机都采用第二种处 理方法。
• 通常CPU工作的周期是以ALU的工作时间 为依据，加法器的延迟时间越长，CPU的 工作速度就越低，设法提高加法器的速度 就有着重要的意义。
（3）先行进位加法器 提高加法器的运算速度的关键是消除行波进位中的 进位逐位串行传播，让各位进位独立地同时形成。 下面以四位加法器为例，将进位信号用Gi、Pi表示 成以下形式：
（1）串行进位加法器 • 将n个全加器的进位按照串行串联方法，从 低到高逐位依次连接起来就可以得到n位串 行进位加法器。 • 用这种方法组成的加法器，从最低位来的 进位信号是一位一位逐位串行向高位传播 的，所以又称为行波进位加法器。
n位串行进位加法器
（2）进位公式分析 Ci=AiBi+(Ai+Bi)Ci-1 令: Gi= AiBi Pi= Ai+Bi 其中Gi（Carry Generate Function）称为 全加器第i位的进位产生函数，其含义是若本位 两个输入均为1时，必向高位产生进位，与低 位进位无关，所以又称本位进位。 • Pi称为全加器第i位的进位传递函数 （Carry Propagate Function）。其含义是当 Pi=1时，若低位有进位，本位将产生进位， 也就说，Pi=1时，低位传送过来的进位能越 过本位向更高位传送。Pi又称进位传送条件。 • PiCi-1称为传送进位。
• C4 =G4+P4G3+ P4P3G2+ P4P3P2G1+ P4P3P2P1C0
• 通常的做法是在保证进位的快速性同时，
减少电路的复杂性，如以四位先行进位加法 器为一组，在组间分４个先行进位加法器的组间按照图那样串 联起来，组成一个16位的行波进位加法器。 • 在各加法单元之间，进位信号是串行传送的， 而在加法单元内，进位信号是并行传送的
集成多功能算术/逻辑运算器 • 74181是一个四位的ALU中规模的集成电 路。图3-25是74181的逻辑符号图，表3-3 是在正逻辑下的功能表。 • 它能够对两个4位二进制代码A3A2A1A0 和B3B2B1B0进行16种算术运算（当M为 低电平时）和16种逻辑运算（当M为高电 平时），产生结果F3F2F1F0。这两类各 16种运算操作分别由S3S2S1S0四位输入 控制端来选择。 • /Cn是ALU的最低位进位输入，低电平有 效，即/Cn=L表示有进位输入。/Cn+4是 ALU进位输出信号。
• C1=G1+P1C0 • C2=G2+P2C1 = G2+P2（G1+P1C0） • C3= G3+P3C2 =G3+P3（G2+P2（G1+P1C0）） • C4=G4+P4C3 =G4+P4（G3+P3（G2+P2（G1+P1C0）））
展开整理得： C1=G1+P1C0 C2= G2+P2G1+ P2P1C0 C3= G3+P3G2+ P3P2G1+ P3P2P1C0 C4 =G4+P4G3+ P4P3G2+ P4P3P2G1+ P4P3P2P1C0 由以上公式可知，四个进位输出信号仅由进 位产生函数Gi、进位传递Pi、和最低进位C0 决定，与各自低位进位位无关。
• 2） 通用寄存器组 • 为了避免频繁地访问存储器，运算器中提 供了暂时存放参加运算的数据和中间结果 的单元，为此，在运算器内部设定若干通 用寄存器，构成通用寄存器组。通用寄存 器越多对提高运算器的性能和程序执行速 度越有利。通用寄存器组对用户是开放的， 用户可以通过指令去使用它。 • 在运算器中，用来提供一个操作数并存放 运算结果的通用寄存器称为累加器Acc （Accumulator）。累加器可以是一个， 也可以有多个。
组间由先行进位链构成的16位加法器
▲
可将并行进位的概念用于更大位数的加法器上，随 着加法器位数的增加，加法电路变得越来越复杂。