失效机制
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
减小在芯片制造过程中带入的污染物； 使用掺磷的多晶硅栅； 使用氮化硅或者是掺磷玻璃构成的保护层； 减少保护层开孔； 使用足量的划封。
电子科技大学成都学院
授课内容
热载流子注入
表 面 效 应
齐纳蠕变
雪崩诱发ß衰减
寄生沟道和电荷分散
4.3 表面效应
具有高强度的表面区域会向上的氧化层 注入热载流子。表面电场还能诱生寄生 沟道。这两种都发生在硅与氧化层之间 的界面，因此统称为表面效应。
保护措施
(5)改善工艺，在铝金属中掺入0.5%~4% 铜，以增强抵抗电迁徙的能力。
4.1.3介质击穿
载流子穿越势垒的过程，隧穿率距离增大而减少，而 隧穿距离限制在45埃左右。
栅氧化层中的隧穿机制：
(A)直接电子隧穿 (B)陷阱助隧穿 (C) Fowler-Nordheim隧穿
Fowler-Nordheim隧穿
4.3.5寄生沟道和电荷分散
寄生沟道和电荷分散
在CMOS工艺和标准双极工艺中，由于制 造工艺等原因，标准双极工艺比CMOS工 艺更容易受到影响。
保护措施
标准双极工艺 由于电荷分散效应，双极器件容易形成寄 生PMOS沟道。
保护措施
插入沟道终止能阻止寄生沟道，但是无法阻止电荷 分散； 插入场板既能阻止寄生沟道，又能阻止电荷分散。
Nordheim隧穿会使得介质层的质量逐渐退 化，并漏电，产生的电流称为场致漏电流 ，如果该介质持续的处在强电场中，场致 漏电流可导致严重的失效。
保护措施
避免过强的电场。 采用OVST准备(过压应力测试)。 采用N+扩散和NBL都能提高栅氧完整性。
4.1.4天线效应
在芯片生产过程中，暴露的金属线或者多 晶硅等导体，就像是一根根天线，会收集 电荷（如等离子刻蚀产生的带电粒子）导 致电位升高。天线越长，收集的电荷也就 越多，电压就越高。若这片导体碰巧只接 了MOS 的栅，那么高电压就可能把薄栅氧 化层击穿，使电路失效，这种现象我们称 之为“天线效应”。
原因：当衬底有足够大的电流流动时，或是 有更大的压降时，就会产生衬底去偏置。
4.4.1衬底去偏置
正偏PN结所需电压取决于：电流密度和温 度。 标准双机工艺最小面积NPN晶体管集电极衬底级的典型正偏电压
单个衬底电流注入源和单个衬底 接触
保护措施
尽量减少向衬底注入电流；
增大衬底接触面积，以减少纵向电阻；
保护措施
泄放静电；
对易损伤的管脚加装ESD保护结构；
更多ESD相关内容见 http://www.esda.org http://www.esd.org.cn http://www.ics.ee.nctu.edu.tw/~mdker/ESD/index.html
4.1.2电迁徙
电迁徙：它是由于极高的电流密度引起的慢性 损耗现象。 原因：当金属小条的电流密度达到5×10 A/cm 时就 会发生电迁徙效应，但在亚微米中有时几毫安就可 以发生电迁徙。
保护措施
对于NMOS，如果高压连线通过轻掺杂P型 外延层，那么寄生NMOS的源漏由邻近的N 阱组成。
电子科技大学成都学院
授课内容
衬底去偏置 寄 生 效 应
少子注入
衬底效应
授课内容
在正常工作的电路中，通常还包括一些需 要的电路元器件，包括反偏隔离结、不同 扩散区和淀积层的电阻和电容。
4.4.1衬底去偏置
4.4.2少子注入
隔离结依赖反偏来阻挡电流流动，耗尽区建立 电场是用来排斥多子，但是却不能排斥少子， 如果所有隔离结都正偏，就会想隔离区注入少 子。
4.4.2少子注入
诱发闩锁效应。它是CMOS工艺所特有的寄生 效应，严重会导致电路的失效，甚至烧毁芯片 。
4.4.2少子注入
诱发闩锁效应有两种：
保护措施（衬底注入）
通常采用做隔离环的方式吸收少子； 一、在P型区收集少子电子的收集电子保护环； 二、在N型区收集少子空穴的收集空穴保护环。 保护环所屏蔽的
敏感模拟电路
T3
T1
T2
代表性的两种收集电子保护环的剖面图
保护措施（交叉注入）
少子保护环可以防止一个器件注入空穴干 扰同一隔离岛或阱中的其他器件，这种干 扰成为交叉注入。 同一隔离岛内的两个或多个晶体管彼此之 间可能受到影响。
★ 常见的静电模型 一、人体模型 二、机器模型 三、充电器件模型
一、带电人体放电模型（HBM）
ಇ 电荷转移到器件或通过器件 对地放电，这种放电形式用 人体模型(左图)描述。 ಇ 放电主要形式为电弧放电 ಇ 几百ns，数A至数十A 。
二、机器模型 (MM)
机器（例如机械手臂）本身累积了静电，当 此机器去碰触IC时，该静电便经由IC的pin放 电。 几百ns，数A。
保护措施
常见的保护措施有： 一、跳线法。
保护措施
二、添加“天线”器件；给“天线”加上反偏 二极管。通过给直接连接到栅的存在天线效应 的金属层接上反偏二极管，形成一个电荷泄放 回路，累积电荷就对栅氧构不成威胁，从而消 除了天线效应。 三、插入缓冲器，切断长线来消除天线效应。
电子科技大学成都学院
授课内容
保护措施
在两个场板之间的空隙仍能存在寄生沟道。 一、插入带有凸边的场板； 二、用沟道终止桥接场板的空隙；
保护措施
保证器件即使在最差的环境中也能正常工 作，以提高器件的可靠性。
低 压 集 电 极
凸 边
高 压 集 电 极
保护措施
CMOS和BICMOS工艺 对于PMOS，当多晶硅连线穿过N阱时， 会诱生寄生沟道。
一种是：NMOS管的源极电位被拉到地电位一 下，少子将注入到衬底里面，QN被开启，接 着QP也开启，闩锁效应被激发。 另一种是：PMOS管的源极电位被拉到N阱以 上；少子将注入到N阱里面，QP被开启，接着 QN也开启，闩锁效应被激发。
保护措施（衬底注入）
消除引起问起的正偏结； 增大器件间距； 增大掺杂浓度； 提供替代的集电极来消除少子。
ቤተ መጻሕፍቲ ባይዱ
4.2.2可动离子玷污
大多数污染物在室温中被束缚在氧化物大 分子中无法移动，但是碱金属在室温中可 以在二氧化硅中自由移动，称为可动离子 玷污，钠离子就是其中之一。 影响：可动离子玷污使得器件的阈值电压 缓慢漂移，最终导致电路参数超过限定值 ，会引起器件长期失效。
4.2.2可动离子玷污
保护措施
4.3.5寄生沟道和电荷分散
诱发沟道不仅只有导体下面才能，当有 了合适的源区和漏区时，即使没有导体 当栅极，沟道同样也能诱发，那么这种 潜在的机制称为电荷分散。 静态电荷存在于绝缘界面，它们可以沿 着绝缘体表面或是沿着两种不同的绝缘 体之间的界面积累。有电场的情况下会 在电场的作用下缓慢移动。
干法腐蚀
玷 污
可动离子玷污
4.2玷污
是由于芯片在制造过程中，或是在 使用中，被污染物污染，或是沿着 金属管脚与塑封的界面渗入污染芯 片。
4.2.1干法腐蚀
在潮湿的环境中，铝金属系统被离子污染物 腐蚀（磷酸、卤素离子等）。
最终导致电路开路失效。
保护措施
添加电路保护层； 减少保护层中开孔 的数目和大小。
现象：使得金属原子在导体中发生位移 ，并在相邻 的晶粒间形成空隙。金属条体产生突出物，称为小 丘；尖锐点突出，称为“树枝”。
5
保护措施
(1)设计 合理进行电路版图设计及热设计。 (2)工艺 减少膜损伤，选择合适晶粒尺寸，使台 阶处覆盖良好。 (3)多层结构 采用以金为基的多层金属化层形成 良好欧姆接触。 (4)覆盖介质膜 抑制表面扩散，压强效应和热沉 效应的综合影响，延长铝条的中 位寿命。
三、带电器件的静电放电模型（CDM）
器件管脚与地接触，放电带电器件模型 放电过程中，各管脚存在差异，产生电热差，造成损伤 ， 管脚与地电阻小，放电阈值小于人体模型。 几ns，数A。与IC摆放角度、位置和封装形式等有关，难 以模拟，标准未定。
ESD影响
静电泄放会引起几种电损伤： ★介质击穿； ★介质退化； ★雪崩诱发结漏电； ★蒸发金属层或是粉碎体硅。
4.3.2齐纳蠕变
原因：雪崩产生的部分热载流子注入到氧 化物中，破坏硅-氢键，重新生产氧化层 固定电荷。
保护措施
使用掩埋齐纳管；
使用场板。
4.3.5寄生沟道和电荷分散
由于硅表面可能诱生寄生沟道，比如两个扩 散区之间，两个阱之间等，都可能引起寄生 沟道，即使很小的电流电路参数的偏移。
电子科技大学成都学院
电过应力
玷污
确定退出本课件？ 是
否
寄生效应
表面效应
退出 播放
电子科技大学成都学院
授课内容
静电泄放
电 过 应 力
电迁徙
介质击穿
天线效应
电过应力：由对器件施加过大的电压 或是电流而引起的失效。
4.1.1静电泄放(ESD)
静电泄放(ESD) 带静电荷物体与非带电导体接触时，带电体通过 非带电体放 电称为静电放电(ESD)。
4.3.1热载流子注入
原因：由于硅表面有强电场，强电场产生 热载流子具有足够能量进入氧化层，这种 机制成为热载流子注入。
热载流子注入的影响
热载流子注入会导致阈值电压逐渐减少， 这种阈值漂移减少了增强型NMOS晶体管 的阈值电压，但是增大了增强型PMOS晶 体管的阈值电压。
保护措施
重新设计受影响的期间； 选择器件的工作条件； 改变器件的尺寸减少阈值电压漂移。 对偏压器件在200—400°C烘烤可复原。
电子科技大学成都学院
退出
保护措施（交叉注入）
P型棒
保护措施（交叉注入）
N型棒
4.4.3衬底效应
在介质隔离工艺中存在一个由衬底、BOX 和表面硅组成的寄生mos管。 衬底和表面硅之间的电位差产生了可以是 表面硅底部耗尽或增强电场——衬底效应 。
保护措施
一、去除晶圆背面氧化层；
二、将芯片与线框相连； 三、将芯片的焊盘与管脚相连； 向下键合 熔丝线框
电子科技大学成都学院
授课内容
热载流子注入
表 面 效 应
齐纳蠕变
雪崩诱发ß衰减
寄生沟道和电荷分散
4.3 表面效应
具有高强度的表面区域会向上的氧化层 注入热载流子。表面电场还能诱生寄生 沟道。这两种都发生在硅与氧化层之间 的界面，因此统称为表面效应。
保护措施
(5)改善工艺，在铝金属中掺入0.5%~4% 铜，以增强抵抗电迁徙的能力。
4.1.3介质击穿
载流子穿越势垒的过程，隧穿率距离增大而减少，而 隧穿距离限制在45埃左右。
栅氧化层中的隧穿机制：
(A)直接电子隧穿 (B)陷阱助隧穿 (C) Fowler-Nordheim隧穿
Fowler-Nordheim隧穿
4.3.5寄生沟道和电荷分散
寄生沟道和电荷分散
在CMOS工艺和标准双极工艺中，由于制 造工艺等原因，标准双极工艺比CMOS工 艺更容易受到影响。
保护措施
标准双极工艺 由于电荷分散效应，双极器件容易形成寄 生PMOS沟道。
保护措施
插入沟道终止能阻止寄生沟道，但是无法阻止电荷 分散； 插入场板既能阻止寄生沟道，又能阻止电荷分散。
Nordheim隧穿会使得介质层的质量逐渐退 化，并漏电，产生的电流称为场致漏电流 ，如果该介质持续的处在强电场中，场致 漏电流可导致严重的失效。
保护措施
避免过强的电场。 采用OVST准备(过压应力测试)。 采用N+扩散和NBL都能提高栅氧完整性。
4.1.4天线效应
在芯片生产过程中，暴露的金属线或者多 晶硅等导体，就像是一根根天线，会收集 电荷（如等离子刻蚀产生的带电粒子）导 致电位升高。天线越长，收集的电荷也就 越多，电压就越高。若这片导体碰巧只接 了MOS 的栅，那么高电压就可能把薄栅氧 化层击穿，使电路失效，这种现象我们称 之为“天线效应”。
原因：当衬底有足够大的电流流动时，或是 有更大的压降时，就会产生衬底去偏置。
4.4.1衬底去偏置
正偏PN结所需电压取决于：电流密度和温 度。 标准双机工艺最小面积NPN晶体管集电极衬底级的典型正偏电压
单个衬底电流注入源和单个衬底 接触
保护措施
尽量减少向衬底注入电流；
增大衬底接触面积，以减少纵向电阻；
保护措施
泄放静电；
对易损伤的管脚加装ESD保护结构；
更多ESD相关内容见 http://www.esda.org http://www.esd.org.cn http://www.ics.ee.nctu.edu.tw/~mdker/ESD/index.html
4.1.2电迁徙
电迁徙：它是由于极高的电流密度引起的慢性 损耗现象。 原因：当金属小条的电流密度达到5×10 A/cm 时就 会发生电迁徙效应，但在亚微米中有时几毫安就可 以发生电迁徙。
保护措施
对于NMOS，如果高压连线通过轻掺杂P型 外延层，那么寄生NMOS的源漏由邻近的N 阱组成。
电子科技大学成都学院
授课内容
衬底去偏置 寄 生 效 应
少子注入
衬底效应
授课内容
在正常工作的电路中，通常还包括一些需 要的电路元器件，包括反偏隔离结、不同 扩散区和淀积层的电阻和电容。
4.4.1衬底去偏置
4.4.2少子注入
隔离结依赖反偏来阻挡电流流动，耗尽区建立 电场是用来排斥多子，但是却不能排斥少子， 如果所有隔离结都正偏，就会想隔离区注入少 子。
4.4.2少子注入
诱发闩锁效应。它是CMOS工艺所特有的寄生 效应，严重会导致电路的失效，甚至烧毁芯片 。
4.4.2少子注入
诱发闩锁效应有两种：
保护措施（衬底注入）
通常采用做隔离环的方式吸收少子； 一、在P型区收集少子电子的收集电子保护环； 二、在N型区收集少子空穴的收集空穴保护环。 保护环所屏蔽的
敏感模拟电路
T3
T1
T2
代表性的两种收集电子保护环的剖面图
保护措施（交叉注入）
少子保护环可以防止一个器件注入空穴干 扰同一隔离岛或阱中的其他器件，这种干 扰成为交叉注入。 同一隔离岛内的两个或多个晶体管彼此之 间可能受到影响。
★ 常见的静电模型 一、人体模型 二、机器模型 三、充电器件模型
一、带电人体放电模型（HBM）
ಇ 电荷转移到器件或通过器件 对地放电，这种放电形式用 人体模型(左图)描述。 ಇ 放电主要形式为电弧放电 ಇ 几百ns，数A至数十A 。
二、机器模型 (MM)
机器（例如机械手臂）本身累积了静电，当 此机器去碰触IC时，该静电便经由IC的pin放 电。 几百ns，数A。
保护措施
常见的保护措施有： 一、跳线法。
保护措施
二、添加“天线”器件；给“天线”加上反偏 二极管。通过给直接连接到栅的存在天线效应 的金属层接上反偏二极管，形成一个电荷泄放 回路，累积电荷就对栅氧构不成威胁，从而消 除了天线效应。 三、插入缓冲器，切断长线来消除天线效应。
电子科技大学成都学院
授课内容
保护措施
在两个场板之间的空隙仍能存在寄生沟道。 一、插入带有凸边的场板； 二、用沟道终止桥接场板的空隙；
保护措施
保证器件即使在最差的环境中也能正常工 作，以提高器件的可靠性。
低 压 集 电 极
凸 边
高 压 集 电 极
保护措施
CMOS和BICMOS工艺 对于PMOS，当多晶硅连线穿过N阱时， 会诱生寄生沟道。
一种是：NMOS管的源极电位被拉到地电位一 下，少子将注入到衬底里面，QN被开启，接 着QP也开启，闩锁效应被激发。 另一种是：PMOS管的源极电位被拉到N阱以 上；少子将注入到N阱里面，QP被开启，接着 QN也开启，闩锁效应被激发。
保护措施（衬底注入）
消除引起问起的正偏结； 增大器件间距； 增大掺杂浓度； 提供替代的集电极来消除少子。
ቤተ መጻሕፍቲ ባይዱ
4.2.2可动离子玷污
大多数污染物在室温中被束缚在氧化物大 分子中无法移动，但是碱金属在室温中可 以在二氧化硅中自由移动，称为可动离子 玷污，钠离子就是其中之一。 影响：可动离子玷污使得器件的阈值电压 缓慢漂移，最终导致电路参数超过限定值 ，会引起器件长期失效。
4.2.2可动离子玷污
保护措施
4.3.5寄生沟道和电荷分散
诱发沟道不仅只有导体下面才能，当有 了合适的源区和漏区时，即使没有导体 当栅极，沟道同样也能诱发，那么这种 潜在的机制称为电荷分散。 静态电荷存在于绝缘界面，它们可以沿 着绝缘体表面或是沿着两种不同的绝缘 体之间的界面积累。有电场的情况下会 在电场的作用下缓慢移动。
干法腐蚀
玷 污
可动离子玷污
4.2玷污
是由于芯片在制造过程中，或是在 使用中，被污染物污染，或是沿着 金属管脚与塑封的界面渗入污染芯 片。
4.2.1干法腐蚀
在潮湿的环境中，铝金属系统被离子污染物 腐蚀（磷酸、卤素离子等）。
最终导致电路开路失效。
保护措施
添加电路保护层； 减少保护层中开孔 的数目和大小。
现象：使得金属原子在导体中发生位移 ，并在相邻 的晶粒间形成空隙。金属条体产生突出物，称为小 丘；尖锐点突出，称为“树枝”。
5
保护措施
(1)设计 合理进行电路版图设计及热设计。 (2)工艺 减少膜损伤，选择合适晶粒尺寸，使台 阶处覆盖良好。 (3)多层结构 采用以金为基的多层金属化层形成 良好欧姆接触。 (4)覆盖介质膜 抑制表面扩散，压强效应和热沉 效应的综合影响，延长铝条的中 位寿命。
三、带电器件的静电放电模型（CDM）
器件管脚与地接触，放电带电器件模型 放电过程中，各管脚存在差异，产生电热差，造成损伤 ， 管脚与地电阻小，放电阈值小于人体模型。 几ns，数A。与IC摆放角度、位置和封装形式等有关，难 以模拟，标准未定。
ESD影响
静电泄放会引起几种电损伤： ★介质击穿； ★介质退化； ★雪崩诱发结漏电； ★蒸发金属层或是粉碎体硅。
4.3.2齐纳蠕变
原因：雪崩产生的部分热载流子注入到氧 化物中，破坏硅-氢键，重新生产氧化层 固定电荷。
保护措施
使用掩埋齐纳管；
使用场板。
4.3.5寄生沟道和电荷分散
由于硅表面可能诱生寄生沟道，比如两个扩 散区之间，两个阱之间等，都可能引起寄生 沟道，即使很小的电流电路参数的偏移。
电子科技大学成都学院
电过应力
玷污
确定退出本课件？ 是
否
寄生效应
表面效应
退出 播放
电子科技大学成都学院
授课内容
静电泄放
电 过 应 力
电迁徙
介质击穿
天线效应
电过应力：由对器件施加过大的电压 或是电流而引起的失效。
4.1.1静电泄放(ESD)
静电泄放(ESD) 带静电荷物体与非带电导体接触时，带电体通过 非带电体放 电称为静电放电(ESD)。
4.3.1热载流子注入
原因：由于硅表面有强电场，强电场产生 热载流子具有足够能量进入氧化层，这种 机制成为热载流子注入。
热载流子注入的影响
热载流子注入会导致阈值电压逐渐减少， 这种阈值漂移减少了增强型NMOS晶体管 的阈值电压，但是增大了增强型PMOS晶 体管的阈值电压。
保护措施
重新设计受影响的期间； 选择器件的工作条件； 改变器件的尺寸减少阈值电压漂移。 对偏压器件在200—400°C烘烤可复原。
电子科技大学成都学院
退出
保护措施（交叉注入）
P型棒
保护措施（交叉注入）
N型棒
4.4.3衬底效应
在介质隔离工艺中存在一个由衬底、BOX 和表面硅组成的寄生mos管。 衬底和表面硅之间的电位差产生了可以是 表面硅底部耗尽或增强电场——衬底效应 。
保护措施
一、去除晶圆背面氧化层；
二、将芯片与线框相连； 三、将芯片的焊盘与管脚相连； 向下键合 熔丝线框