第7章 数字锁相环

31
图7-16 位同步数字环组成电路
二、环路位同步原理 为图7-16方案内各点的波形图 这里 方案内各点的波形图,这里 图7-18为图 为图 方案内各点的波形图 为分析简便,以均匀变换的数字脉冲序列作为输 为分析简便 以均匀变换的数字脉冲序列作为输 入信号,它与随机的数字脉冲序列作用下环路取 入信号 它与随机的数字脉冲序列作用下环路取 得位同步的原理是一样的。 得位同步的原理是一样的。
25
另一种常用的DCO方案 图7-14 另一种常用的 方案 26
三、数字环的工作速率 若要设计一个受350MHz时钟控制的 时钟控制的DCO, 若要设计一个受 时钟控制的 而为得到小于7.5° 的环路量化相差,输入信号 而为得到小于 ° 的环路量化相差 输入信号 最高工作频率f 应按下式计算: 最高工作频率 o应按下式计算
13
14
由于鉴相器输出是二值脉冲,常后接一种序 由于鉴相器输出是二值脉冲 常后接一种序 列滤波器来平滑其中的起伏,消除噪声起伏造成 列滤波器来平滑其中的起伏 消除噪声起伏造成 的环路误动作比较方便。 的环路误动作比较方便。有两种形式序列滤波 一种叫“ 先于 先于M”滤波器。如图 所示 另 滤波器。 所示;另 器,一种叫“N先于 一种叫 滤波器 如图7-9所示 一种叫“随机徘徊”滤波器,如图 一种叫“随机徘徊”滤波器 如图7-10所示。 所示。 如图 所示
15
先于M”序列滤波器 图7-9 “N先于 序列滤波器 先于 16
图7-10 随机徘徊序列滤波器 17
2. 数字环路滤波器数字环中使用的数字环 路滤波器与模拟环中使用的环路滤波器作用一 样，都对噪声及高频分量起抑制作用，并且控 都对噪声及高频分量起抑制作用， 制着环路相位校正的速度与精度。 制着环路相位校正的速度与精度。适当选择滤 波器参数，可以改善环路的性能。 波器参数，可以改善环路的性能。一般构成形 式如图7-11所示，它由 所示，它由A/D、数字计算器和 式如图 所示 、数字计算器和D/A 三部分组成。 三部分组成。
T To = m
(T为输入信号码元宽度 为输入信号码元宽度) 为输入信号码元宽度
相对误差
T ∆T = m ∆T 1 < = T m
(7-5)
(7-6)
35
三、性能分析 为推导环路的基本方程,我们画出环路相位 为推导环路的基本方程 我们画出环路相位 校正过程的简图,如图 所示。 校正过程的简图 如图7-19所示。 如图 所示 若设位同步信号是从t=0起始 输入数字信 若设位同步信号是从 起始,输入数字信 起始 号落后于它一个相位。 号落后于它一个相位。 对于输入数字信号,其第 个输入脉冲相位 对于输入数字信号 其第k个输入脉冲相位 其第 为 βi(k)=2πk+θi(k) (7-7)
29
超前—滞后数字锁相环基本组成 图7-15 超前 滞后数字锁相环基本组成 30
一、电路组成与说明 电路实例是数字通信中常用的一种简单的超前—滞后位同 电路实例是数字通信中常用的一种简单的超前 滞后位同 步环路,未用序列滤波器 电路组成如图7-16所示。 步环路 未用序列滤波器,电路组成如图 所示。 未用序列滤波器 电路组成如图 所示
6
图7-2 触发器型鉴相器 7
(2) 奈奎斯特速率抽样鉴相器。该型鉴相器组 奈奎斯特速率抽样鉴相器。 成如图7-3所示 。 模数变换器(A/D)的抽样率按带通 成如图 所示。 模数变换器 所示 的抽样率按带通 信号的取样定理选择， 信号的取样定理选择 ， 以使取样后信号含有充分的 输入信号相位信息。 输入信号相位信息。
图7-3 奈奎斯特速率抽样鉴相器
8
(3) 过零取样鉴相器。 这种鉴相器有两种形式， 过零取样鉴相器 。 这种鉴相器有两种形式 ， 一种是正过零点取样，如图 所示 所示。 一种是正过零点取样，如图7-5所示。这种正过零点取样 鉴相器是所有数字鉴相器中最简单的,而且易于实现。 鉴相器是所有数字鉴相器中最简单的 而且易于实现。另 而且易于实现 一种则在正负过零点都取样，如图 所示 所示。 一种则在正负过零点都取样，如图7-6所示。
2
图7-1 数字锁相环一般组成
3
1. 触发器型数字锁相环 触发器型数字锁相环(FF—DPLL) 该环路利用一双稳态触发器作数字鉴相器， 该环路利用一双稳态触发器作数字鉴相器 ， 其状态分别受输入信号与本地受控时钟信号的 正向过零点触发,产生的置位与复位脉冲状态变 正向过零点触发 产生的置位与复位脉冲状态变 化之间间隔就反映着两信号之间相位误差。 化之间间隔就反映着两信号之间相位误差。 2. 奈奎斯特型数字锁相环 奈奎斯特型数字锁相环(NR—DPLL) 在输入信号进入数字鉴相器之前， 在输入信号进入数字鉴相器之前 ， 先以奈 奎斯特速率(固定速率的时钟脉冲 进行抽样 奎斯特速率 固定速率的时钟脉冲)进行抽样，然 固定速率的时钟脉冲 进行抽样， 后再与本地受控时钟信号进行数字相乘， 后再与本地受控时钟信号进行数字相乘 ， 产生 数字式相位误差。 数字式相位误差。 4
第7章 数字锁相环 章
第1节 全数字环概述 节 第2节 位同步数字环实例 节 第3节 ZC1—DPLL的原理与性能 节 源自文库原理与性能 第4节 单片集成全数字锁相环 节
1
第1节 全数字环概述 节
一、一般构成与分类 全数字环一般组成如图7-1所示。 全数字环一般组成如图 所示。 所示 它由数字鉴相 器 、 数字滤波器与数字压控振荡器(DCO)三个数字电 数字滤波器与数字压控振荡器 三个数字电 路部件组成。其中数字鉴相器有多种样式， 路部件组成 。 其中数字鉴相器有多种样式 ， 样式不同 对环路性能有很大影响。 对环路性能有很大影响。
图7-7 简单 二元鉴相器
12
上的中相积分—抽样 图 7-8上的中相积分 抽样 清除电路是用 上的中相积分 抽样—清除电路是用 来判断DCO输出与码元转换边沿之间相位关系 输出与码元转换边沿之间相位关系 来判断 例如,中相积分区间跨在从正到负的两个码 的。例如 中相积分区间跨在从正到负的两个码 元之间,而积分结果为正 说明 时钟超前;积 元之间 而积分结果为正,说明 而积分结果为正 说明DCO时钟超前 积 时钟超前 分结果为负,说明 时钟滞后;积分结果为零 分结果为负 说明DCO时钟滞后 积分结果为零 说明 时钟滞后 积分结果为零, 相位准确对准。 相位准确对准。
二、数字环部件电路与原理 下面介绍上述4类数字环中比较典型的部 下面介绍上述 类数字环中比较典型的部 件电路及其工作原理。 件电路及其工作原理。 1. 数字鉴相器 (1)触发器型鉴相器 。 图 7-2是该型鉴相器 触发器型鉴相器。 触发器型鉴相器 是该型鉴相器 的组成示意图。 的组成示意图。当检测到输入信号正向过零点 触发器置“ ， 时，触发器置“1”，而本地参考信号的正向过 零点使触发器置“ 复位 复位。 零点使触发器置“0”复位。
18
图7-11 数字环路滤波器一般形式
19
3. 数字压控振荡器 数字压控振荡器(DCO) 数字压控振荡器的基本组成如图7-13所示。 所示。 数字压控振荡器的基本组成如图 所示 它由频率稳定的信号钟、计数器与比较器组成, 它由频率稳定的信号钟、计数器与比较器组成 其输出是一取样脉冲序列,脉冲周期受数字环路 其输出是一取样脉冲序列 脉冲周期受数字环路 滤波器送来的校正电压控制。 滤波器送来的校正电压控制。前一个取样时刻 的校正电压将改变下一个取样时刻的脉冲时间 的位置。 的位置。DCO在环路中又被称为本地受控时钟 在环路中又被称为本地受控时钟 或本地参考时钟信号。 或本地参考时钟信号。
23
2π ∆= ( rad ) N
所以N是表示 弧度内相位受控变化大小 所以 是表示2π弧度内相位受控变化大小 是表示 的一个量,也叫做模 内状态数 这就是说,数 的一个量 也叫做模2π内状态数 。 这就是说 数 也叫做模 内状态数。 字压控振荡器输出脉冲的瞬时相位θ 字压控振荡器输出脉冲的瞬时相位 o(k),在 2π 在 弧度内只能以∆或其倍数离散地变化。显然,在 弧度内只能以 或其倍数离散地变化。显然 在 或其倍数离散地变化 这里T 为信号钟的周期。 这里 o/N=Tc,Tc为信号钟的周期。因此有
(7-1)
式中T０ /N为DCO周期相对于中心周期 o 变 周期相对于中心周期T 式中 为 周期相对于中心周期 有控制 k-1=0,Tk=To;有控制 时周期以± 或其倍数的量相对于T。 时周期以 ±To/N或其倍数的量相对于 。 作阶跃 或其倍数的量相对于 式的改变。 式的改变。与To/N相对应的相位改变量为(7-2) 相对应的相位改变量为
用于FM解调的 解调的NR-DPLL组成方案 图7-4 用于 解调的 组成方案
9
图7-5 正过零取样鉴相器 10
图7-6 双向过零取样鉴相器 11
(4)超前滞后取样鉴相器。 图 7-7是用一个简单 超前滞后取样鉴相器。 超前滞后取样鉴相器 是用一个简单 二元鉴相器表示的这种鉴相器。 二元鉴相器表示的这种鉴相器。通过输入信号与本地 参考信号(或受控钟脉冲信号 之间比相 参考信号 或受控钟脉冲信号)之间比相 形成超前或滞 或受控钟脉冲信号 之间比相,形成超前或滞 后脉冲输出。 后脉冲输出 。 超前脉冲意味着本地参考信号相位落 故超前脉冲作用将使本地参考信号相位提前; 后,θe＞0,故超前脉冲作用将使本地参考信号相位提前 故超前脉冲作用将使本地参考信号相位提前 滞后脉冲表示θe ＜ 0,其作用是使本地参考信号相位推 滞后脉冲表示 其作用是使本地参考信号相位推 后。
20
图7-12 数字环路滤波器的模拟实现形式 21
图7-13 数字压控振荡器的基本组成方案 22
数字压控振荡器的含义可用数学式子表示。 数字压控振荡器的含义可用数学式子表示。 对于第k个取样周期 有 对于第 个取样周期Tk,有 个取样周期
To Tk = To − yk −1 N
化的最小单位。当无控制时 化的最小单位。当无控制时,y
3.过零检测式数字锁相环 过零检测式数字锁相环(ZC-DPLL) 过零检测式数字锁相环 环路用本地受控时钟脉冲对输入信号的过 零点抽样， 零点抽样，非零的实际抽样值大小就反映着相 位误差，用该相位误差来调节本地时钟信号的 位误差， 相位。 相位。 4.超前滞后型数字锁相环(LL-DPLL) 4.超前滞后型数字锁相环(LL-DPLL) 超前滞后型数字锁相环 这种锁相环的鉴相器将逐周地比较输入 信号与本地时钟信号的相位， 信号与本地时钟信号的相位，根据相位的超前 或滞后输出相应的超前或滞后脉冲， 或滞后输出相应的超前或滞后脉冲，用变换成 加脉冲或减脉冲,对应地调节本地时钟相位。 加脉冲或减脉冲 对应地调节本地时钟相位。 对应地调节本地时钟相位 5
To N= Tc
(7-3)
24
另一种比较曲型的数字压控振荡器如图7另一种比较曲型的数字压控振荡器如图 14(a)所示。 其中信号钟产生频率 c=mfo的窄脉 所示。其中信号钟产生频率f 所示 冲序列。经控制器加至分频比为m的分频器上 的分频器上, 冲序列。经控制器加至分频比为 的分频器上 分频后输出频率为f 即是 即是DCO的输出频率。输 的输出频率。 分频后输出频率为 o,即是 的输出频率 入输出的脉冲波形如图7-14(b)所示。 所示。 入输出的脉冲波形如图 所示
32
图7-17 非线性作用过程的波形
33
7-18 图 图 7-16 方 案内各点 电压波形
34
在锁定状态下,环路仍有一定的稳态同步误差 误差 在锁定状态下 环路仍有一定的稳态同步误差,误差 环路仍有一定的稳态同步误差 量小于摆动的最大可能值∆T。由分析可有 量小于摆动的最大可能值 。由分析可有∆T=To因
2π 360o f o o ∆= = < 7.5 N fc 7.5o 7.5o fo < fc = 350 ≈ 7.29 MHz o o 360 360
27
作业
第2节 位同步数字环实例 节
上述四种类型数字锁相环都可实现FM解 上述四种类型数字锁相环都可实现 解 位同步提取等功能。对于位同步提取,我们 调、位同步提取等功能。对于位同步提取 我们 以超前—滞后数字锁相环为例 结合一个简单实 以超前 滞后数字锁相环为例,结合一个简单实 滞后数字锁相环为例 例加以说明。 超前—滞后数字锁相环组成如图 例加以说明 。 超前 滞后数字锁相环组成如图 7-15所示。 所示。 所示