数字逻辑第六章

LDA = ( Q2Q1 + Q2Q1 ) LDB = ( Q2Q1 + Q2Q1 ) = ( Q2 ⊕Q1 ) ADD= Q2Q1 =
CLR= Q2Q1 =
P172 例6 举例
D2 = Q2 + Q1
T1 T
T2
D1 = Q2 + Q1
LDA= ( Q2Q1 + Q2Q1 ) T2
LDB = ( Q2 ⊕Q1 )T2
算术逻辑运算单元 ALU(74LS181) Fi 4 Cn+i+1 Xi 全加器 4 4 Yi Ai 实现： 种逻辑运算 实现：16种逻辑运算 16种算术运算 种算术运算 控制信号： 控制信号： 五个 S0S1S2S3M Bi Cn+i ALU S Fi
S0 S1 S2 S3
函数发生器
4 Ai i = 0,1,2,3
设计方法
● 一、算法流程图 ASM图 图
Algorithmic State Machine
用ASM图描述控制器的控制过程 图描述控制器的控制过程 ● 1、ASM图符号 、 图符号 状态框 状态 名称 状态 编码
abc X→IN 0→AC Sr =1
101
操作内容 (A)
分支框
0
X
1
X (C) 0
1 (B)
时序机
数字系统的设计方法
概念设计 系统验证 系统设计和描述
系统划分 设计者
功能验证
子系统功能描述
综合 电子系统设计自动化 EDA Electronic Design Automation 芯片 数字系统的设计流程
逻辑验证
逻辑描述
智能仪表设计 输 入 输 出 数据 采集 数据 处理 数据 显示 数据 打印
设计方法
化简： 化简：
控制算法： 控制算法：
设计方法
1、交作业 、
作业
2、今日作业 、
P190 6, 7, 8, 15, 16, 17
数字系统的设计任务 1、对任务进行分析、合理划分若干子系统。 、对任务进行分析、合理划分若干子系统。 2、设计系统控制器，从而协调各子系统的工作。 、设计系统控制器，从而协调各子系统的工作。 3、对各子系统进行逻辑设计。 、对各子系统进行逻辑设计。 数字系统的设计核心是控制器的设计
第
6章
数字系统
第一节 数字系统的基本概念 第二节 数据通路 第三节 由顶相向下的设计方法 第四节 小型控制器的设计方法 第五节 微程序控制器的设计 第六节 数字系统设计实例
第6章
第一节 数字系统的基本概念
数字系统 若干数字电路和逻辑部件构成的能够 存储、处理并传输数字信息的设备。 存储、处理并传输数字信息的设备。
现态 次态 Q1 0 1 1 0 b c d c Q2n+1 0 1 1 1 Q1n+1 1 1 0 1
n Q2 +1 = Q2 + Q1 n Q1 +1 = Q2 + Q1
01 11 10
状态名 a b c d
Q2 0 0 1 1
根据ASM，求四个控制信号 ， 根据
D2 = Q2 + Q1 D1 = Q2 + Q1
A>B
ASM图举例 ASM图举例
第五节 小型控制器的设计
控制器是一种时序逻辑电路 X1 X2 Xm ● 一、计数型控制器 核心 步骤 计数器
设计依据： 设计依据：输入信 号和ASM图 号和 图 控 C1 制 C2 执 行 Cn 部 件 7个状态用 个 个状态用3个 个状态用 触发器
控制器
….
* 根据 根据ASM图确定存在几种状态 (n个变量可描述 n种状态 图确定存在几种状态 个变量可描述2 种状态) 个变量可描述 * 将每个状态给以任意状态编码（标在状态框右上角） 将每个状态给以任意状态编码（标在状态框右上角） * 根据输入条件及ASM图设计次态控制逻辑 根据输入条件及 图设计次态控制逻辑 * 计数状态译码后输出控制信号 ASM小型控制器的设计 ASM小型控制器的设计
4 Bi
子系统ALU 子系统ALU
74LS181功能表 功能表
演示_74LS181功能 功能 演示
74LS181
● 二、寄存器堆 寄存器 通用寄存器： 暂存参与ALU运算的数据和结果。4、8、16、32位 通用寄存器： 暂存参与 运算的数据和结果。 、 、 、 位 运算的数据和结果 专用寄存器： 状态寄存器、指令寄存器、 专用寄存器： 状态寄存器、指令寄存器、程序计数器
● 一、数字系统的组成 有没有控制器是数 字系统的关键 控制器 管理各个子系统按 规定顺序协同工作 控制器 处理器 由逻辑子系统组成，具有计数、 由逻辑子系统组成，具有计数、 寄存、译码、 寄存、译码、运算等功能 存储器 存储数据和各种控制信息 输入输出接口 系统与外界交换信息 存储器 处理器 输 入 输 出 接 口 功能 部件
R1_D3
Y
D2 AS1 MUX2 AS0 AS0 AS1
D1 MUX1
D0 AS1 MUX0 AS0
R1_D0 R2_D0 R3_D0
R2_D3 R3_D3
R1_D2 R2_D2 R3_D2
R1_D1 R2_D1 R3_D1
D3
D2 D1
D0
D3
D2 D1
D0
D3
D2 D1
D0
LDR1
LDR2
LDR3
试题9 试题9
例4
数字比较系统如下，首先将两个数据Ｘ存入 数字比较系统如下，首先将两个数据Ｘ存入RA和RB， 再进行比较，最后将大数存入R 画出ASM图。 再进行比较，最后将大数存入 A。画出 图 A>B 比较器 CAP 控 制 器 RA LDRA CAP LDRB 输入X 输入 0 1 RB LDRA LDRB LDRB
ADD= Q2Q1 (电平信号控制 = 电平信号控制) 电平信号控制
电平信号控制) 电平信号控制 CLR= Q2Q1 (电平信号控制 =
1
2
P172 例6 举例
T 1 T1 T2 CLR LDA LDB ADD
T1
2
3
4
5
6
7
8
T2
P172 例6 举例
例2
已知ASM图如下，用PLA阵列和一定数量的 触发器实现。 图如下， 阵列和一定数量的D触发器实现 已知 图如下 阵列和一定数量的 触发器实现。 3个状态 个状态-----需要 个触发器 需要2个触发器 个状态 需要
Over Sign Zero Carry Ai i=1,2,3,4
加法器 Xi 变反网络
ALU
M C0
Ai Bi ASC
Bi
实现：算术加、减、 实现：算术加、 传送、 传送、加1等运算功能 等运算功能
控制参数： 控制参数：三个 M0M1M2 实现： 种运算功能 实现：8种运算功能
子系统ALU 子系统ALU
…
小型控制器的结构框图 输出译码器 对不同 状态下产生的各种控 制信号进行译码。 制信号进行译码。
含有n个触发器 个触发器。 计数器 含有 个触发器。 触发器的2 触发器的 n个状态以二进 制编码作为状态变量， 制编码作为状态变量，并 与ASM流程图中每一个已 流程图中每一个已 编码的状态框一一对应。 编码的状态框一一对应。
次态控制逻辑 就是 实现状态激励函数逻 辑表达式。 辑表达式。
计数型控制器图
例1
设计加法累加运算器的控制器，要求采用计数器型控制器。（初始 设计加法累加运算器的控制器，要求采用计数器型控制器。（初始 。（ 寄存器A寄存器 已清零） 寄存器B已清零 寄存器 寄存器 已清零） a 00 LDA ,CLR b LDB c LDA d ADD, LDB
数字系统概念
芯片结构
药片装瓶计数演示系统
数字系统举例
● 二、数字电路与数字系统的设计方法 数字逻辑电路 要求 真值表 化简 卡诺图 状态表 状态图 最上层系 统设计 数字逻辑电路设计 自下而上
数字系统
要求
划分
若干子系统
划分
若干功能块
From top to down 自上而下
设计控制器 简单的模块
ALU A E A0~3 B E B0~3 双端口寄存器组
锁存器A 锁存器B 锁存器 锁存器
WR
RD 寄存器堆
● 三、存储器 地 址 缓 冲 器 M A R
地址 m位 位
译 码 器
存储阵列 2m×n位 位
读/写信号不 写信号不 能同时有效！ 能同时有效！
数据缓冲器MDR 数据缓冲器 WR RD 时序及控制 数据 n位 位
输 入
系统
输 出
…
… 数据 采集
控 输 入 数据 显示 数据 打印 C A
制 I/O接口 接口 C
数据 处理 输 出 控 制
M C ALU
控制信号
C 10057327P398 数字系统的设计方框图
第二节 基本子系统
构成数字系统必不可少的逻辑功能部件。 构成数字系统必不可少的逻辑功能部件。 ● 一、算术逻辑运算单元 ALU Fi A=B P G Si
16个寄存器 个寄存器
演示_数据通路 演示 数据通路 数据通路
第四节 数字系统的设计方法
例：设计一个8位二进制无符号数并行累加运算系统， 设计一个8位二进制无符号数并行累加运算系统， 使之能连续完成两数相加并存放累加和。 使之能连续完成两数相加并存放累加和。 需要如下子系统： 需要如下子系统： 一个8位的加法器 用来完成二数相加的操作； 位的加法器， ①一个 位的加法器，用来完成二数相加的操作； 两个8位寄存器 位寄存器(A和 ，分别存放加数和被加数； ②两个 位寄存器 和D)，分别存放加数和被加数； 一个8位寄存器 位寄存器(B)，存放求和结果； ③一个 位寄存器 ，存放求和结果； 一个1位的寄存器 位的寄存器(C)，用来存放进位信号并指示是否溢出； ④一个 位的寄存器 ，用来存放进位信号并指示是否溢出； 一个控制器，用来协调和控制各个子系统的工作。 ⑤一个控制器，用来协调和控制各个子系统的工作。 控制算法： 控制算法： 各寄存器清零； ①各寄存器清零； 取加数，放入A寄存器 寄存器； ②取加数，放入 寄存器； 取被加数，放入D寄存器 寄存器； ③取被加数，放入 寄存器； 相加并将结果放入B寄存器 寄存器， ④相加并将结果放入 寄存器， 进位信号放C寄存器 寄存器。 进位信号放 寄存器。
设计方法
多条件分支
(P) 00 10 01 (Y) (S)
X1X2 11
(W) 条件输出框 典型的ASM框 框 典型的 与(P)状态有关的 状态有关的 (P)
(V)
X 0 (Q)
1 输出内容 (R) 在某条件满足时输出
设计方法ASM 设计方法ASM图 ASM图
● 2、ASM图举例 、 图举例 例1 A
写数据：地址送入 数据送入MDR →WR有效 写入存储矩阵 有效→写入存储矩阵 写数据：地址送入MAR→数据送入 数据送入 有效 读数据：地址送入 存储矩阵的数据送入MDR 读数据：地址送入MAR→ RD 有效 →存储矩阵的数据送入 存储矩阵的数据送入 存储器
第三节 数据通路
总线 单向总线 双向总线 ● 一、总线结构 1、多路选择器结构 、 P161 图6.4 D0 D1 D2 D3 Y
MUX
多个系统部件之间进行数据传输的公共通路。 AB、 、 来自百度文库个系统部件之间进行数据传输的公共通路。 、DB、CB 始端与终端固定不变，信息只能从始端传向终端。 始端与终端固定不变，信息只能从始端传向终端。 信息的始端和终端是相对的。 信息的始端和终端是相对的。
A0 A1 R1+R2→R3
总线结构
控制左移、右移、 控制左移、右移、直传 D0 D1 D2 D3 A0 A1 MUX A D3 AS1 MUX3 AS0
C
ALU BUS M +1
BUS
MRD MWR
Ri+Rj→ Ri
存储器 RAM
ALU
RAM→ Ri Ri → RAM Ri + RAM →Ri
EA
A
B
EB
LDAR RB BUS
MAR
A输出 RDA
B输出
A地
址选 择
16字通用寄存器组R
RDB WRB B地 址选 择
LDIR
IR
控 制 器
控 制 信 号
X1
X1X2
B
A
X1 X2 X3
D
B
0 1 1
C
X1 1 X2 0 X3 0
D
X1 X2 X3
C 例2 X/Z 0/0 0 S1 0/1 1/0 S3 0/0 1/0 1/0 0 S2
S3 S2 S1
X
1
X
1 0 P169 例4演示 演示 ASM图举例 ASM图举例
1
X
Z=1
例3 同步时序状态机如图所示，其中X 是两个外部输入信号， 是 同步时序状态机如图所示，其中 1、X2是两个外部输入信号，Z是 输出信号。将时序状态机转换为ASM图。 输出信号。将时序状态机转换为 图 X1X2/Z
R1
R2
R3
总线结构
2、三态门方式 、 D G D
P162 图6.5
演示_三态门总线结构 演示 三态门总线结构 三态门结构
3、双向数据结构 、 数据方向 数据方向 D D
P162图6.5 图
G =0 =1
C1、C2不能同时有效！ 、 不能同时有效 不能同时有效！ 双向结构
● 二、数据通路
LDC S3 S2 S1 S0