天大《数字电子技术基础》2016年10月毕业清考作业考核试题

A
B
Ci-1 Si Ci
0 0 0 00
0 0 1 10
0 1 0 10
0 1 1 01
1 0 0 10
1 0 1 01
1 1 0 01
1 1 1 11
四、（本题 40 分） 逻辑电路图及 A，B，K 和 C 脉冲的波形如图所示， 试回答以下问题：1、前、后级分
别是什么逻辑电路？2、写出 J 端的逻辑式；3、设 Q 的初始状态为“0”，什么时刻(从 t1~t5 中选择)Q 开始出现“1”态（高电平）；4、对应画出 J 和 Q 的波形。
O
t
A & FB
B
C
O
t
Biblioteka Baidu图1
C
O
t
F
O
t
图2
三、（本题 20 分）
已知全加器的状态表如下，试答：1、分析说明能否用全加器构成一个 3 位表决器（少
数服从多数）；2、 其功能是当输入量的多数为“1” 时， 输出为“1”， 否则为“0”。对
照下表说明，哪几个变量是输入（三位的表决意见），哪个变量是输出（表决结果）？
求电阻 R 的值。
要求：
数字电子技术基础
1. 独立完成，作答时要按照模．版．信．息．填写完整，写明题型、题号； 2. 作答方式：手写作答，使用学院统一模版（模版详见附件）；
3. 提交方式：将作业以图片形式打包压缩上传；
4. 上传文件命名为“中心-学号-姓名-科目.rar”
5. 文件容量大小：不得超过 10MB。
请在以下三组题目中任选一组作答，满分 100 分。
第一组：
计算题
一、（本题 30 分）
逻辑电路如图所示，试答：1、写出逻辑式并化简为最简与或表达式；2、画出化简后的
逻辑电路图。
A
≥1
B
& C
≥1
&
1
F
& D
二、（本题 10 分） 某逻辑符号如图 1 所示，其输入波形如图 2 所示，(1)画出输出 F 的波形；(2) 列出其
状态表并写出逻辑式 。 A
J
C
K Q0
Q1
四、（本题 25 分）
由 555 集成定时器组成的电路如图 1 所示。已知电容 C＝100F，输入 uI 和输出 uO 的
波形如图 2 所示。试 (1) 说明由 555 集成定时器和 R、C 组成的是何种触发器（单稳态、
双稳 态、 无稳态），(2) 对应输入 uI 和输出 uO 的波形画出电容 C 的电压波形图 ，（3）
（2）写出表决电路的逻辑表达式并化简； （3）画出用与非门设计的逻辑电路图。
三 、（本题 30 分） 已知逻辑电路图及 C 脉冲波形， 试：（1）写出各触发器的驱动方程；（2）列出逻辑状
态表；（3）画出输出 Q0，Q1 的波形（设Q0，Q1 的初始状态均为“0”）。
Q1
Q1
Q1
J CK
Q0
Q0
Q0 C
三、（本题 35 分） 试用与非门设计一个组合逻辑电路，设有三个工作台 A、B、C，要求：A 工作，则 C 必须 工作；B 工作则 C 必须工作；C 可单独工作。如不满足上述要求，则发出警报信号（A、B、 C 工作台工作及输出报警 F 均用 1 表示）。 （1）列出真值表 （2）写出输出报警 F 的逻辑表达式并化简为最简与或表达式； （3）画出逻辑电路图。 四、（本题 25 分） 在图示时序逻辑电路中，已知各触发器初始状态皆为“0”。 （1）列出逻辑表；
（2）说明电路功能。
第三组：
计算题
一、（本题 20 分） 逻辑电路如图所示，试答： 1、写出逻辑式并转换为最简与或表达式，2、画出用“与”
门及“或”门实现的逻辑图。
A
&
B
1
C&
F
&
D
1
二、（本题 25 分） 试用与非门设计一个三人表决组合逻辑电路(输入为 A、B、C，输出为 F)，要求在 A 有
一票决定权的前提下遵照少数服从多数原则，即满足：1、A=1 时，F 一定等于 1，2、A、B、 C 中有两 2 个以上等于 1，则输出 F=1。 试：（1）写出表决电路的真值表；
第二组： 计算题
一、（本题 20 分）
1、证明图示电路中的两个逻辑电路具有相同的逻辑功能；2、写出改用与非门实现该逻辑电
路的表达式。 二、（本题 20 分）
已知逻辑电路如图（a）所示，触发器初始状态为 0，其输入信号见图（b）， （1）写出输出 Q 端的逻辑表达试； （2）试写出输出 Q 端波形的特征。