八路数字显示抢答器的设计

目录

1实习目的与要求 (2)

2实习内容 (3)

2.1电路设计……………….……………………………………………………. .3

2.1.1抢答电路设计 (3)

2.1.2定时电路设计 (4)

2.1.3报警电路设计 (5)

2.1.4时序控制电路设计 (6)

2.2整体电路设计 (6)

2.3 电路的仿真 (6)

2.3.1 抢答电路的仿真 (7)

2.3.2定时电路的仿真 (8)

2.3.3脉冲发生电路的仿真 (9)

2.3.4报警电路的仿真 (11)

3心得体会 (11)

参考文献 (12)

附录 (13)

附录A 整体仿真图 (13)

附录B 整体图 (13)

1实习目的要求

实习内容

本次实习的内容是独立完成一个八路数显抢答器的设计，采用电路仿真设计软件完成竞赛抢答器电路的设计及仿真调试，在微机上仿真实现数字式竞赛抢答器的设计。

实习具体内容为：比赛中为了准确、公正、直观地判断出第一抢答者，所设计的抢答器通常由数码显示、灯光、音响等多种手段指示出第一抢答者。同时还应设计记分、犯规和奖惩记录等多种功能。

设计要求： 1、基本部分

(1) 抢答器可供八组使用，组别键(信)号可以锁存；抢答指示用发光二极管(LED)。

(2) 记分部分独立(不受组别信号控制)，至少用2位二组数码管指示，步

进有10分、5分两种选择，并且具有预置、递增、递减功能。 (3) 要求性能可靠、操作简便。 2、发挥部分(选做)

数字智力竞赛抢答器(自动记分)原理框图

(1) 增加抢答路数，数码管显示其组别键(信)号。

(2) 自动记分(受组别信号控制)：当主持人分别按步进得分键、递增键或递减键后能够将分值自动累计在某组记分器上）。

(3) 超时报警。

实习任务要求

1、画出总体设计框图，以说明数字式竞赛抢答器由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向和频率变化。并以文字对原理作辅助说明。

2、设计各个功能模块的电路图，加上原理说明。

3、选择合适的元器件，在仿真软件上连接验证、仿真、调试各个功能模块的电路。在连接验证时设计、选择合适的输入信号和输出方式，在充分电路正确性同时，输入信号和输出方式要便于电路的仿真、调试和故障排除。

4、在验证各个功能模块基础上，对整个电路的元器件和连接，进行合理布局，进行整个数字钟电路的连接验证、仿真、调试。

5、自行接线验证、仿真、调试，并能检查和发现问题，根据原理、现象和仿真结果分析问题所在，加以解决。学生要解决的问题包括元器件选择、连接和整体设计引起的问题。

2实习内容

2.1电路设计

2.1.1 抢答电路设计

如图1所示为抢答电路图。电路选用优先编码器 74LS148 和锁存器74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关S置于"

清除"端时，RS触发器的 R、S端均为0，4个触发器输出置0，使74LS148的优先编码工作标志端＝0，使之处于工作状态。当开关S置于"开始"时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148的输出经RS锁存后，CTR=1,RBO =1,七段显示电路74LS48处于工作状态，4Q3Q2Q=101,经译码显示为“5”。此外，CTR＝1，使74LS148 优先编码工作标志端＝１，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的此时由于仍为CTR＝1，使优先编码工作标志端＝1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。

图1 抢答电路图

2.1.2 定时电路设计

如图2为定时电路。该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图3-1所示。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74192的预置数控制端实现预置数，由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。按键

弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。

图2 定时电路图

2.1.3 报警电路设计

报警电路图如图3所示，其中555定时器构成多谐振荡器。其输出信号经三极管驱动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。

图3 报警电路图

2.1.4 时序控制电路设计

时序控制电路如图4所示。若当倒计时结束时依然无人抢答，则BO2输出低电平，封锁两个与非门，使脉冲信号不能输入，计时停止；抢答器输入使能端被封锁，无法再抢答。若有一队抢答，则CTR输出高电平，经过非门变为低电平，封锁两个与非门，使脉冲信号不能输入，计时停止；抢答器输入使能端被封锁，无法再抢答。

图4 时序控制电路

2.2 整体电路设计

整体电路分为抢答电路，定时电路，报警电路，脉冲发生电路。抢答电路完成基本的抢答功能，采用74ls148进行编码，74ls279进行锁存。定时电路采用74ls192，接成减数计数。报警电路用555芯片接成多谐振荡器，它的控制信号为定时电路高位片的借位信号。脉冲发生电路也用555芯片接成多谐振荡器，频率为1HZ。