反激开关电源设计的几个难点

静点只能看到很少的开关信号，静点的电位在一个周 期内相对恒定
Presentation or File Name
Confidential
Slide# 22
差模干扰的传导路径
开关电流在ESR上形成电压，此电压推动L、N之间形成 差模电流，X电容对此电流形成分流作用，差模电感增加 了此回路的阻抗，减少了电流
蓝色为次级电流，此值很大
如果在整流管前面短路，不 要指望会保护你的电源
Presentation or File Name
Confidential
Slide# 16
关于变压器的几个问题
1. 窗口面积
只有很多路输出时才值得考虑，一般变压器设计无需考虑此项，因为开关频率高， 匝数很少，如果为了这个参数非要增加层数，会引起很大的临近效应，增加了损耗 ，窗口面积是个线性电源设计中需要考虑的因素。
Presentation or File Name
Confidential
Slide# 17
控制环路中431的分析(1)
Iopto = 1+ sRC Vo sR1RbC
电路有一个原点极点 和一个零点
Presentation or File Name
Confidential
Iopto = 1 Vo sR1RbC
2。共模主要是个电压现象 是快速改变的电压通过 寄生电容产生位移电流
Presentation or File Name
Confidential
Slide# 21
差模和共模干扰的传导路径
静点 动点
动点 静点
Y电容必须跨 接在初次级的 静点
静点
动点是能看到高压开关信号的点，动点的电位在一个 开关周期内迅速改变
Vds和D1的电流
Presentation or File Name
Confidential
Slide# 10
初级吸收电路的试验设计方法
在最大过载点测量Vds, 图中 为537.5V<575V
输出短路时直接开机，测点 Vds,图中为483V<525V
Presentation or File Name
Presentation or File Name
Confidential
Slide# 25
共模干扰的传导路径之一 初级到次级的耦合
变压器初、次级 的电容
Presentation or File Name
驱动电压为漏极节点 次级与地的电容
Biblioteka Baidu
Confidential
Slide# 26
共模干扰的传导路径之二 次级到初级的耦合
驱动电压为整流管节点
Presentation or File Name
变压器初、次级 的电容
次级与地的电容
Confidential
Slide# 27
共模干扰的传导路径之三 初级直接耦合
驱动电压为漏极节点
初级到磁心，磁心 初级到地的
到地的耦合
直接耦合
Presentation or File Name
2. 最优设计是磁损＝铁损；初级损耗＝次级损耗
影响反激变压器设计的因素很多，如管子耐压、漏感、交叉调整率。首先要满足这 些指标，损耗平衡往往是不考虑或最好考虑的因素。
3. 漏感
设计好变压器和其工艺后，漏感就确定了，它基本上不随初级电感量而变化，也不 随磁心导磁率而变化，甚至有没有磁心也基本不会影响其大小。所以不要给变压器 厂家漏感占电感量百分比的指标，而是给一个漏感的绝对值和相应的变化率，如
30uH±20％。
4. 如果线经小于趋附深度，将基本没有高频损耗
这是一个十分错误的概念，当这样做时次级需要很多层，临近效应十分严重，正确 的做法是用相当粗的线尽量在一层饶下。
5. 层间绝缘和真空浸漆
尽量在层间（如初级2层间加绝缘）加一层绝缘，防止高温时层间短路发生；真空 浸漆会增加层间杂散电容，使电源效率降低，待机功耗增加。
1N4007对反压的降低效果更明显，但如果功率>10W，不 建议用1N4007，因为反压太低会降低初次级电流的换流 速度，其本身损耗也很大，降低效率。
综合考虑，快速管是最好的选择，如FR系列
如果由于结构原因漏感很大，TVS是最后的选择
Presentation or File Name
Confidential
Slide# 12
IC前沿消隐和关断延迟对设计的影响 （前沿消隐）
前沿消隐
Presentation or File Name
关断延迟
加R2、C2时会使开 通尖峰加高、加宽 ，有可能提前触发 限流点而不能带载
Confidential
Slide# 13
IC前沿消隐和关断延迟对设计的影响
（关断延迟） 限流点
跟上面比较少了一个零点，由于 此零点频率低，通常在控制环之 内，所以至少少了45度，电路可 能不稳定，但这种用法大量使用 而不会产生稳定问题
Slide# 18
控制环路中431的分析(2)
Iopto = 1+ s(R + R1)C
Vo
sR1RbC
电路有一个原点极点 和一个零点
Presentation or File Name
Vo
sR1RbC *(1+ sRzCz)
增加的极点
Rb、Rz、Cz形成一个零点和一个极 点，把零点放在交越频率处可提高 45度相位，极点放在10倍交越频率 处衰减高频增益和干扰
Presentation or File Name
Confidential
Slide# 20
差模和共模干扰的传导路径
1。差模主要是个电流现象 是开关电流的快速变化 在高压电解的ESR,ESL 上形成的电压来驱动的
Confidential
Slide# 2
次级吸收电路的试验设计方法
等效电路
Presentation or File Name
Confidential
整流管不加RC，在合适 的高压下测量D两端原始 振荡频率。此设计中为 33.3MHz
Slide# 3
次级吸收电路的试验设计方法
在整流管两端并联电容C ，适当调整C的值，直到
Confidential
Slide# 28
共模干扰的传导路径之四 初级到交流输入端的耦合
漏极直接耦合到输 入端
Presentation or File Name
分布电流从次级通过Y电容回到初级 没有Y电容时由于两个耦合电容不一样 ，共模电流会转变成差模
Confidential
Slide# 29
谢谢！
Confidential
Slide# 6
初级吸收电路的试验设计方法
C1的电压和D1的电流 C1的最大电压为225V
Presentation or File Name
Confidential
Vds和D1的电流
Slide# 7
初级吸收电路的试验设计方法
在最大过载点测量Vds, 图中 为575V
输出短路时直接开机，测量 Vds,图中为525V
Presentation or File Name
Confidential
Slide# 8
初级吸收电路的试验设计方法
D1用FR107时的D-S电压波形
Presentation or File Name
Confidential
Slide# 9
初级吸收电路的试验设计方法
C1的电压和D1的电流 C1的最大电压为195V
2πfC
则振荡是阻尼的，此电 路中选择R=33，可以 看到振荡完全消除
R的功率 PR ≥ CV 2
Presentation or File Name
Confidential
Slide# 5
初级吸收电路的试验设计方法 （所有测试在220V进行）
D1用UF4005时的D-S电压波形
Presentation or File Name
Presentation or File Name
Confidential
Slide# 30
反激开关电源设计的几个实际问题
PI公司高级应用工程师 郭春明
目录
1）次级吸收电路的试验设计方法 2）初级吸收电路的试验设计方法 3）IC前沿消隐时间和关断延时对电源设计的影响 4）关于变压器的几个问题 5）控制环路中431的分析 6）差模和共模干扰的传导路径
Presentation or File Name
Confidential
Iopto = 1+ sR1C Vo sR1RbC
电路仍有一个原点极 点和一个零点，如果 R1>>R，零点主要有 R1C来决定，电路依 然稳定
Slide# 19
控制环路中431的分析(3)
传递函数如下：
增加的零点
Iopto = (1+ sR1C) *[1+ s(Rz + Rb)Cz]
di = udt l
B = LI N * Ae
设计的最大磁通密 度过高，在高压时 由于di很大，可能 引起启动或负载动 态时变压器饱和， 电感量越小时越严 重
前沿消隐
关断延迟
Presentation or File Name
Confidential
Slide# 14
IC前沿消隐和关断延迟对设计的影响 （IC最小占空比）
Presentation or File Name
Confidential
Slide# 23
共模干扰的传导路径
Presentation or File Name
Confidential
Slide# 24
共模干扰的4个传导路径
共模噪音可以简化成4个基本的流通路径
A. 初级到次级的耦合 B. 次级到初级的耦合 C. 从初级到地和从变压器到地的直接耦合 D. 从初级到交流输入端的直接耦合
短路电解电容 的漏极电压电 流波形。
最小占空比由 前沿消隐和关 断延迟时间组 成,如果此值太 大，将不能有 效保护MOS
Presentation or File Name
Confidential
Slide# 15
IC前沿消隐和关断延迟对设计的影响
黄色为C1电压，大约为290V，由 于初级电流很大，有更多的能量冲 入C1，D-S总电压也有可能过高
振荡频率为原来的一半， 如图增加电容470pF，频 率为16.7MHz,约为原来一 半。此时C=3Cc，振荡的 主体由LL Cc转到LL C
f= 1 2π LL(C +Cc)
Presentation or File Name
Confidential
Slide# 4
次级吸收电路的试验设计方法
选择 R ≥ 1 = 20Ω
Confidential
Slide# 11
初级吸收电路的试验设计方法
在最高输入电压，最大过载点测试Vds的最大值，此值要 小于MOS的额定电压值，并保留至少50V裕量以适应器件 参数的变化
如果测试Vds的最大值远小于管子耐压，可以适当增加R1 、减小C1来提高效率
如果测试Vds的最大值接近管子耐压，由于一般设计R1C1 的时间常数远大于管子关断周期，减小R1对反压并没有实 质性的影响，换用速度慢一些的整流管效果比较好，它可 把更多的能量从嵌位电路抽走送到次级。