模拟ic模块设计

2018/10/25
浙大微电子
10/34
所需DRC规则文件(Design Rule Check)
ivIf(switch("drc?") then ；条件转移语句，选择是否运行drc drc(nwell width < 4.8 "1.a: Min nwell width =4.8") ；检查N阱宽度是否小于4.8um drc(nwell sep < 1.8 "1.b: Min nwell to nwell spacing =1.8") ；检查N阱之间的最小间距是否小于1.8um drc(nwell ndiff enc < 0.6 "1.c:nwell enclosure ndiff =0.6" ) ；检查N阱过覆盖N扩散区是否大于0.6um drc(nwell pdiff enc < 1.8 "1.d:nwell enclosure pdiff =1.8") ；检查N阱过覆盖P扩散区是否大于1.8um saveDerived(geomAndNot(pgate nwell) "1.e: pmos device must be in nwell") ) ；检查pmos是否在N阱内
3/34
1、IC制造工艺及模拟IC工艺流程
• IC制造工艺
– 数字IC电路（ CMOS工艺） – 模拟IC电路（Bipolar工艺、CMOS工艺） – 数模混合信号IC电路（ CMOS、BiCMOS工艺） – 功率IC电路（ BCD工艺，SOI工艺）
• ASIC制造常用工艺（um）
– 标准CMOS工艺 (0.5, 0.35, 0.18, 0.13, 65nm)
浙大微电子
2/34
内容
1. 2. 3. 4. 5. 6. 7. 8. 9.
2018/10/25
IC制造工艺及模拟IC工艺流程 模拟IC设计需要具备的条件 模拟IC设计受非理想因素的影响 带隙基准源的设计 运算放大器的设计 电压比较器的设计 压控振荡器的设计 过温保护电路的设计 欠压保护电路的设计
浙大微电子
2018/10/25
浙大微电子
7/34
某IC制造公司提供的SPICE Model
（NMOS ）
*NMOS ( NML7 ) .MODEL &1 NMOS LEVEL=1 VTO=0.7 KP=1.8E-5 TOX=7E-8 LD=1.0E-6 XJ=1.0E-6 UO=320 & GAMMA=0.83 PMI=0.695 RD=27 RS=27 & CBD=7.8E-14 CBS=7.8E-14 PB=0.74 CGSO=5.9E-10 CGDO=5.9E-10 & CGBO=9.9E-9 MJ=0.33 LAMBDA=0.016 TPG=-1 IS=1.0E-15 *END
2018/10/25
浙大微电子
9/34
模拟IC设计需要具备的条件（续）
版图设计软件及验证文件
– 版图绘制软件(Virtuso)
– 设计规则检查软件(DRC) – 版图-电路图一致性检查(LVS)
GND
– 寄生参数提取软件(Extracter)
– 后三项软件需要的规则文件
**********
************** ****************** ******** ****
2018/10/25
浙大微电子
4/34
Bipolar / CMOS / DMOS / SOI 工艺
CMOS
DMOS
ห้องสมุดไป่ตู้
Bipolar
2018/10/25
SOI
浙大微电子
5/34
1、IC制造的基本工艺流程
1、P阱 (或N阱) 2、有源区 (制作MOS晶体管的区域) 3、N-场注入 ( 调整P型MOS管场区的杂质浓度,减小寄生效应 ) 4、P-场注入 ( 调整N型MOS管场区的杂质浓度,减小寄生效应 ) 5、多晶硅栅 ( MOS管的栅极或称门极 ) 6、N+注入 ( 形成N型MOS管的源漏区 ) 7、P+注入 ( 形成P型MOS管的源漏区 ) 8、引线孔 ( 金属铝与硅片的接触孔 ) 9、一铝 ( 第一层金属连线 ) 10、通孔 ( 两层金属铝线之间的接触孔 ) 11、二铝 ( 第二层金属连线 ) 12、压焊块 ( 输入、输出引线压焊盘 )
2018/10/25
浙大微电子
8/34
某IC制造公司提供的SPICE Model
（NMOS ）
*NMOS ( NML7 ) .MODEL &1 NMOS LEVEL=1 VTO=0.7 KP=1.8E-5 TOX=7E-8 LD=1.0E-6 XJ=1.0E-6 UO=320 & GAMMA=0.83 PMI=0.695 RD=27 RS=27 & CBD=7.8E-14 CBS=7.8E-14 PB=0.74 CGSO=5.9E-10 CGDO=5.9E-10 & CGBO=9.9E-9 MJ=0.33 LAMBDA=0.016 TPG=-1 IS=1.0E-15 *END
2018/10/25
浙大微电子
11/34
所需LVS验证文件(Layout Versus Sch.)
lvsRules( procedure( compareMOS (layPlist,schPlist) ；比较MOS管的属性 prog( ( ) if(layPlist->w!=nil && schPlist->w!=nil then if( layPlist->w !=schPlist->w then sprintf (errorW,"Gate width mismatch: %gu layout to %gu schematic", float( layPlist->w ), float( schPlist->w ) ) return( errorW ) ) ) if(layPlist->l !=nil && schPlist->l !=nil then if( layPlist->l != schPlist->l then sprintf( errorL, "Gate length mismatch: %gu layout to %gu schematic", float( layPlist->l ),float(schPlist->l) ) return( errorL ) ) ) return( nil ) ) )
第三讲
模拟IC及其模块设计
浙大微电子学院·微纳电子研究所 韩雁 2017 年5月
内容
1. 2. 3. 4. 5. 6. 7. 8. 9.
2018/10/25
IC制造工艺及模拟IC工艺流程 模拟IC设计需要具备的条件 模拟IC设计受非理想因素的影响 带隙基准源的设计 运算放大器的设计 电压比较器的设计 压控振荡器的设计 过温保护电路的设计 欠压保护电路的设计
2018/10/25
浙大微电子
6/34
2、模拟IC设计需要具备的条件
电路设计软件及模型
– 电路图绘制软件 （Schematic Capture） – 电路仿真验证 软件（SPICE） – 器件工艺模型（SPICE MODEL）
**********
************** *********** ****************** ******** ************ ****