数学电子技术第四章组合逻辑电路
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
编码器真值表 输 I2 I3 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 入 I5 I6 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 输 I7 0 0 0 0 0 0 0 1 Y2 0 0 0 0 1 1 1 1 出 Y1 0 0 1 1 0 0 1 1 Y0 0 1 0 1 0 1 0 1
4.3
加法器
4.3.1 半加器和全加器
加法器——实现两个二进制数的加法运算
1．半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。
能对两个1位二进制数进行相加而求得和及进位的逻辑 电路称为半加器。 本位 画出逻辑电路图。 半加器真值表 的和
Ai Bi 0 1 0 1 Si 0 1 1 0 Ci 0 0 0 1
Ai Bi Ci-1 =1 =1 & & & (a) 逻辑图 Ci Ai Bi Ci-1 Si Ai Bi Ci-1 FA (b) 曾用符号 Si ∑
CI Leabharlann BaiduO
Si Ci
Ci
(c) 国标符号
4.3.2多位数加法器
实现多位二进制数相加的电路称为加法器。 1、4位串行进位加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接 到相邻的高位全加器的进位输入。
8线-3线编码器
I0 1 0 0 0 0 0 0 0
I1 0 1 0 0 0 0 0 0
I4 0 0 0 0 1 0 0 0
输输 出入 3 8 位个 二互 进斥 制的 代信 码号
（输入为高电平有效）
逻 辑 表 达 式
Y2 I 4 I 5 I 6 I 7 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7 I 1 I 3 I 5 I 7
警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、 L1、L2输出，在同一时间只能有一个信号通过。如果同时有两
个以上信号出现时，应首先接通火警信号，其次为盗警信号，
最后是日常业务信号。试按照上述轻重缓急设计该信号控制电
路。要求用集成门电路7400（每片含4个2输入端与非门）实现。
解：（1）列真值表：
10
1
最简与或 表达式
5
化 简
4 5
Y= AB +AC
A B A C & &
Y AB AC
6
逻辑变换
6
逻辑电 路图
&
Y
例 过。
试设计一个三人Ａ、Ｂ、Ｃ表决器，三个人中
只要有２个或２个以上同意，则表决通过，否则不通 解：
（1）分析命题，并对输入、输出变量赋值。
Ａ、Ｂ、Ｃ为３个输入变量，Ｙ为表决结果。同 意时用“1”表示，不同意时用“0”表示，通过时用“1”
第四章 组合逻辑电路 (combinition logic circuit)
第 4 章 组 合 逻 辑 电 路
4.1 概述
4.2 组合逻辑电路的分析与设计方法 4.3 加法器 4.4 编码器 4.5 译码器、数据分配器 4.6 数据选择器 4.7 数值比较器
4.1组合逻辑电路的特点
电路任一时刻的输出状态只决定于该时刻各输 入状态的组合，而与电路的原状态无关。
Y2
Y1
Y0
逻 辑 图
1 1
&
&
&
1
1
1
1
1
1
I7
I6
I5
I4
I3
I2
I1
I0
4 .4.2 二-十进制编码器 二－十进制编 码器，就是把 输入的一位十 进制数0～9通 过该编码器， 在其输出端得 到相应的二进 制代码。这样 的编码器称为 二－十进制编 码器。
真值表
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 1 1 1 1 1 1 0 0
电路的逻辑功能
电路的输出Y只与输入A、B 有关，而与输入C无关。Y和A、 B的逻辑关系为：A、B中只要一 个为0，Y=1；A、B全为1时， Y=0。所以Y和A、B的逻辑关系 为与非运算的关系。
例：
逻辑图
A B C 1
≥1
Y1 ≥1 Y3 1 Y
≥1
Y2
逻辑表 达式
Y1 A B C Y2 A B Y Y3 Y1 Y2 B A B C A B B Y3 Y1 Y2 B
最简与或 表达式
Y ABC AB B AB B A B
3
A 0
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
Y 0 0 0 1 0 1 1 1
4
真值表
4
0 0 0
电路的逻 辑功能
1 1 1 1
当输入A、B、 C中有2个或3 个为1时，输 出Y为1，否 则输出Y为0。 所以这个电路 实际上是一种 3人表决用的 组合电路：只 要有2票或3票 同意，表决就 通过。
表示，否则用“0”表示。
（2）列真值表。如表所示：
最小项
（3）画卡诺图。如图所示：由卡诺图得
Y = AB+BC+CA
将上式变换为与非表达式：
Y = AB BC CA
A BC 0 1 1 00 01 11 1 1 10 1
（4）画逻辑图。如图所示：
例：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗
用与非门实现
I0 1 0 0 0 0 0 0 0
I1 0 1 0 0 0 0 0 0
I4 0 0 0 0 1 0 0 0
逻 辑 表 达 式
Y2 I 4 I 5 I 6 I 7 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7 I 1 I 3 I 5 I 7
Ci m3 m5 Ai Bi Ai BiCi 1 Ai BiCi 1 Ai Bi ( Ai Bi Ai Bi )Ci 1 Ai B ( Ai Bi )Ci 1 Ai Bi ( Ai Bi )Ci 1 Ai Bi ( Ai Bi )Ci 1 Ai Bi
用与非门实现
Y A B AB
A B C & Y
4.2.2 组合逻辑电路的设计方法
组合逻辑电路的设计，就是根据逻辑要求画出逻辑电路图的
过程。因此组合逻辑电路的设计步骤与组合逻辑电路的分析步骤 相反。
设计过程一般包含4个步骤：
电路功 能描述
穷 举 法
例：设计一个楼上、楼下开关的控制逻辑电路 来控制楼梯上的路灯，使之在上楼前，用楼下 开关打开电灯，上楼后，用楼上开关关灭电灯； 或者在下楼前，用楼上开关打开电灯，下楼后， 用楼下开关关灭电灯。 1 设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1， 灯灭时Y为0。根据逻辑要求列出真值表。
4.4.1 二进制编码器
将N=
2
n
个输入信号转换成n位二进制代码输出的逻辑电路，称为二进制编码器。
3位二进制编码器
编码器真值表 输 I2 I3 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 入 I5 I6 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 输 I7 0 0 0 0 0 0 0 1 Y2 0 0 0 0 1 1 1 1 出 Y1 0 0 1 1 0 0 1 1 Y0 0 1 0 1 0 1 0 1
A B 0 1 0 1 Y 0 1 1 0
1
真值表
0 0 1 1
2
2
逻辑表达式 或卡诺图
化 简 3
Y A B AB
用与非 门实现
A
已为最简与 或表达式
Y A B AB
& & & &
Y
最简与或 表达式
4
B
逻辑变换
5
用异或 门实现
A
Y A B
=1
Y
逻辑电路图
B
电路功 能描述
例：用与非门设计一个举重裁判表决电路。设举重 比赛有3个裁判，一个主裁判和两个副裁判。杠铃完 全举上的裁决由每一个裁判按一下自己面前的按钮 来确定。只有当两个或两个以上裁判判明成功，并 且其中有一个为主裁判时，表明成功的灯才亮。 1 设主裁判为变量A，副裁判分别为B和C；表示 成功与否的灯为Y，根据逻辑要求列出真值表。
S3 S2 S1 S0
CO
4 位加法器
A0-A3 B0-B3
C0-1
S1 B 1 A 1 S 0 B 0 A 0 C 0-1 GND TTL 加法器 74LS283 引脚图
逻辑功能示意图
余3码
8421 BCD码转换为余3码
S3 S2 S1 S0 C3 C0-1 B3 B2 B1 B0
BCD码+0011=余3码
A3 A2 A1 A0
BCD 码
0 0 1 1
4.4
编码器
编码——将特定的逻辑信号编为一组二进制代码。 用二进制代码的组合表示特定含义输入信号（如数字、文字、 信息、指令等）的过程，称为编码。 能够实现编码功能的逻辑部件称为编码器。
一般而言，N个不同的信号，至少需要n位二进制数编码。
N和n之间满足下列关系: 2n≥N
分析过程一般包含4个步骤：
逻辑图
1 逐从 级输 写入 出到 输 出
A
&
Y1
Y2
&
B
&
Y Y
C
&
Y3
1
逻辑表 达式
化 简 2
Y1 AB
Y2 BC
Y Y1Y2Y3 AB BC AC
2
最简与或 表达式
Y3 CA
Y AB BC CA
最简与或 表达式
3
Y AB BC CA
加数
0 0 1 1
向高 位的 进位
A B
=1
S
&
C
Si Ai Bi Ai Bi Ai Bi Ci Ai Bi
2、全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当 于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。
Ai 0 0 0 0 1 1 1 1 Bi 0 0 1 1 0 0 1 1 Ci-1 0 1 0 1 0 1 0 1 Si 0 1 1 0 1 0 0 1 Ci 0 0 0 1 0 1 1 1
组合电路就是由门电路组合而成，电路中没有记忆单 元，没有反馈通路。
每一个输出变量是全部或部分 输入变量的函数： L1=f1（A1、A2、…、Ai） L2=f2（A1、A2、…、Ai） …… Lj=fj（A1、A2、…、Ai）
4.2 组合逻辑电路的分析和设计
4.2.1 组合逻辑电路的分析
组合逻辑电路的分析是根据给定的逻辑电路，找出 其输出信号和输入信号之间的关系，从而确定电路的 逻辑功能。
C3 S3 S2 S1 S0
Ci
Si
Ci
Si
Ci
Si
Ci
Si
∑ Ai B i Ci-1
∑ Ai B i Ci-1
∑ Ai B i Ci-1
∑ Ai B i Ci-1
A3 B 3 C2
A2 B 2 C1
A1 B 1 C0
A0 B 0 C-1
特点：进位信号是由低位向高位逐级传递的，速度不高。
VCC B2 A2 S2 B3 A3 S3 C3 16 15 14 13 12 11 10 9 74LS283 1 2 3 4 5 6 7 8
Si m1 m2 m4 m7 Ai Bi Ci 1
Ai、Bi：加数， Ci-1：低位 来的进位，Si：本位的和， Ci：向高位的进位。
Ci m3 m5 Ai Bi ( Ai Bi )Ci 1 Ai Bi
全加器的逻辑图和逻辑符号
Si m1 m2 m4 m7 Ai BiCi 1 Ai BiCi 1 Ai BiCi 1 Ai BiCi 1 Ai ( BiCi 1 BiCi 1 ) Ai ( BiCi 1 BiCi 1 ) Ai ( Bi Ci 1 ) Ai ( Bi Ci 1 ) Ai Bi Ci 1
A 0 B 0 0 1 1 C 0 1 0 1
穷 举 法
1
Y
0 0 0 0
A 1 1 1 1
B 0 0 1 1
C 0 1 0 1
Y 0 1 1 1
真值表
2
0 0 0
2
逻辑表达式 Y m5 m6 m7 AB C ABC ABC
3
3
卡诺图
化 简
4
AB C 0 1
00
01
11
1 1
（2）由真值表写出各输出的逻辑表达式：
（3）根据要求，将上式转换为与非表达式： (条件限制，只能用双输入端与非门来实现电路）
（4）画出逻辑图。
例：设计一个将余3码变换成8421BCD码的组合逻辑电路。
解：（1）根据题目要求，列出真值表：
（2）用卡诺图进行化简。（注意利用无关项）
（3）由逻辑表达式 画出逻辑图。
4.3
加法器
4.3.1 半加器和全加器
加法器——实现两个二进制数的加法运算
1．半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。
能对两个1位二进制数进行相加而求得和及进位的逻辑 电路称为半加器。 本位 画出逻辑电路图。 半加器真值表 的和
Ai Bi 0 1 0 1 Si 0 1 1 0 Ci 0 0 0 1
Ai Bi Ci-1 =1 =1 & & & (a) 逻辑图 Ci Ai Bi Ci-1 Si Ai Bi Ci-1 FA (b) 曾用符号 Si ∑
CI Leabharlann BaiduO
Si Ci
Ci
(c) 国标符号
4.3.2多位数加法器
实现多位二进制数相加的电路称为加法器。 1、4位串行进位加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接 到相邻的高位全加器的进位输入。
8线-3线编码器
I0 1 0 0 0 0 0 0 0
I1 0 1 0 0 0 0 0 0
I4 0 0 0 0 1 0 0 0
输输 出入 3 8 位个 二互 进斥 制的 代信 码号
（输入为高电平有效）
逻 辑 表 达 式
Y2 I 4 I 5 I 6 I 7 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7 I 1 I 3 I 5 I 7
警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、 L1、L2输出，在同一时间只能有一个信号通过。如果同时有两
个以上信号出现时，应首先接通火警信号，其次为盗警信号，
最后是日常业务信号。试按照上述轻重缓急设计该信号控制电
路。要求用集成门电路7400（每片含4个2输入端与非门）实现。
解：（1）列真值表：
10
1
最简与或 表达式
5
化 简
4 5
Y= AB +AC
A B A C & &
Y AB AC
6
逻辑变换
6
逻辑电 路图
&
Y
例 过。
试设计一个三人Ａ、Ｂ、Ｃ表决器，三个人中
只要有２个或２个以上同意，则表决通过，否则不通 解：
（1）分析命题，并对输入、输出变量赋值。
Ａ、Ｂ、Ｃ为３个输入变量，Ｙ为表决结果。同 意时用“1”表示，不同意时用“0”表示，通过时用“1”
第四章 组合逻辑电路 (combinition logic circuit)
第 4 章 组 合 逻 辑 电 路
4.1 概述
4.2 组合逻辑电路的分析与设计方法 4.3 加法器 4.4 编码器 4.5 译码器、数据分配器 4.6 数据选择器 4.7 数值比较器
4.1组合逻辑电路的特点
电路任一时刻的输出状态只决定于该时刻各输 入状态的组合，而与电路的原状态无关。
Y2
Y1
Y0
逻 辑 图
1 1
&
&
&
1
1
1
1
1
1
I7
I6
I5
I4
I3
I2
I1
I0
4 .4.2 二-十进制编码器 二－十进制编 码器，就是把 输入的一位十 进制数0～9通 过该编码器， 在其输出端得 到相应的二进 制代码。这样 的编码器称为 二－十进制编 码器。
真值表
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 1 1 1 1 1 1 0 0
电路的逻辑功能
电路的输出Y只与输入A、B 有关，而与输入C无关。Y和A、 B的逻辑关系为：A、B中只要一 个为0，Y=1；A、B全为1时， Y=0。所以Y和A、B的逻辑关系 为与非运算的关系。
例：
逻辑图
A B C 1
≥1
Y1 ≥1 Y3 1 Y
≥1
Y2
逻辑表 达式
Y1 A B C Y2 A B Y Y3 Y1 Y2 B A B C A B B Y3 Y1 Y2 B
最简与或 表达式
Y ABC AB B AB B A B
3
A 0
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
Y 0 0 0 1 0 1 1 1
4
真值表
4
0 0 0
电路的逻 辑功能
1 1 1 1
当输入A、B、 C中有2个或3 个为1时，输 出Y为1，否 则输出Y为0。 所以这个电路 实际上是一种 3人表决用的 组合电路：只 要有2票或3票 同意，表决就 通过。
表示，否则用“0”表示。
（2）列真值表。如表所示：
最小项
（3）画卡诺图。如图所示：由卡诺图得
Y = AB+BC+CA
将上式变换为与非表达式：
Y = AB BC CA
A BC 0 1 1 00 01 11 1 1 10 1
（4）画逻辑图。如图所示：
例：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗
用与非门实现
I0 1 0 0 0 0 0 0 0
I1 0 1 0 0 0 0 0 0
I4 0 0 0 0 1 0 0 0
逻 辑 表 达 式
Y2 I 4 I 5 I 6 I 7 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7 I 1 I 3 I 5 I 7
Ci m3 m5 Ai Bi Ai BiCi 1 Ai BiCi 1 Ai Bi ( Ai Bi Ai Bi )Ci 1 Ai B ( Ai Bi )Ci 1 Ai Bi ( Ai Bi )Ci 1 Ai Bi ( Ai Bi )Ci 1 Ai Bi
用与非门实现
Y A B AB
A B C & Y
4.2.2 组合逻辑电路的设计方法
组合逻辑电路的设计，就是根据逻辑要求画出逻辑电路图的
过程。因此组合逻辑电路的设计步骤与组合逻辑电路的分析步骤 相反。
设计过程一般包含4个步骤：
电路功 能描述
穷 举 法
例：设计一个楼上、楼下开关的控制逻辑电路 来控制楼梯上的路灯，使之在上楼前，用楼下 开关打开电灯，上楼后，用楼上开关关灭电灯； 或者在下楼前，用楼上开关打开电灯，下楼后， 用楼下开关关灭电灯。 1 设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1， 灯灭时Y为0。根据逻辑要求列出真值表。
4.4.1 二进制编码器
将N=
2
n
个输入信号转换成n位二进制代码输出的逻辑电路，称为二进制编码器。
3位二进制编码器
编码器真值表 输 I2 I3 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 入 I5 I6 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 输 I7 0 0 0 0 0 0 0 1 Y2 0 0 0 0 1 1 1 1 出 Y1 0 0 1 1 0 0 1 1 Y0 0 1 0 1 0 1 0 1
A B 0 1 0 1 Y 0 1 1 0
1
真值表
0 0 1 1
2
2
逻辑表达式 或卡诺图
化 简 3
Y A B AB
用与非 门实现
A
已为最简与 或表达式
Y A B AB
& & & &
Y
最简与或 表达式
4
B
逻辑变换
5
用异或 门实现
A
Y A B
=1
Y
逻辑电路图
B
电路功 能描述
例：用与非门设计一个举重裁判表决电路。设举重 比赛有3个裁判，一个主裁判和两个副裁判。杠铃完 全举上的裁决由每一个裁判按一下自己面前的按钮 来确定。只有当两个或两个以上裁判判明成功，并 且其中有一个为主裁判时，表明成功的灯才亮。 1 设主裁判为变量A，副裁判分别为B和C；表示 成功与否的灯为Y，根据逻辑要求列出真值表。
S3 S2 S1 S0
CO
4 位加法器
A0-A3 B0-B3
C0-1
S1 B 1 A 1 S 0 B 0 A 0 C 0-1 GND TTL 加法器 74LS283 引脚图
逻辑功能示意图
余3码
8421 BCD码转换为余3码
S3 S2 S1 S0 C3 C0-1 B3 B2 B1 B0
BCD码+0011=余3码
A3 A2 A1 A0
BCD 码
0 0 1 1
4.4
编码器
编码——将特定的逻辑信号编为一组二进制代码。 用二进制代码的组合表示特定含义输入信号（如数字、文字、 信息、指令等）的过程，称为编码。 能够实现编码功能的逻辑部件称为编码器。
一般而言，N个不同的信号，至少需要n位二进制数编码。
N和n之间满足下列关系: 2n≥N
分析过程一般包含4个步骤：
逻辑图
1 逐从 级输 写入 出到 输 出
A
&
Y1
Y2
&
B
&
Y Y
C
&
Y3
1
逻辑表 达式
化 简 2
Y1 AB
Y2 BC
Y Y1Y2Y3 AB BC AC
2
最简与或 表达式
Y3 CA
Y AB BC CA
最简与或 表达式
3
Y AB BC CA
加数
0 0 1 1
向高 位的 进位
A B
=1
S
&
C
Si Ai Bi Ai Bi Ai Bi Ci Ai Bi
2、全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当 于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。
Ai 0 0 0 0 1 1 1 1 Bi 0 0 1 1 0 0 1 1 Ci-1 0 1 0 1 0 1 0 1 Si 0 1 1 0 1 0 0 1 Ci 0 0 0 1 0 1 1 1
组合电路就是由门电路组合而成，电路中没有记忆单 元，没有反馈通路。
每一个输出变量是全部或部分 输入变量的函数： L1=f1（A1、A2、…、Ai） L2=f2（A1、A2、…、Ai） …… Lj=fj（A1、A2、…、Ai）
4.2 组合逻辑电路的分析和设计
4.2.1 组合逻辑电路的分析
组合逻辑电路的分析是根据给定的逻辑电路，找出 其输出信号和输入信号之间的关系，从而确定电路的 逻辑功能。
C3 S3 S2 S1 S0
Ci
Si
Ci
Si
Ci
Si
Ci
Si
∑ Ai B i Ci-1
∑ Ai B i Ci-1
∑ Ai B i Ci-1
∑ Ai B i Ci-1
A3 B 3 C2
A2 B 2 C1
A1 B 1 C0
A0 B 0 C-1
特点：进位信号是由低位向高位逐级传递的，速度不高。
VCC B2 A2 S2 B3 A3 S3 C3 16 15 14 13 12 11 10 9 74LS283 1 2 3 4 5 6 7 8
Si m1 m2 m4 m7 Ai Bi Ci 1
Ai、Bi：加数， Ci-1：低位 来的进位，Si：本位的和， Ci：向高位的进位。
Ci m3 m5 Ai Bi ( Ai Bi )Ci 1 Ai Bi
全加器的逻辑图和逻辑符号
Si m1 m2 m4 m7 Ai BiCi 1 Ai BiCi 1 Ai BiCi 1 Ai BiCi 1 Ai ( BiCi 1 BiCi 1 ) Ai ( BiCi 1 BiCi 1 ) Ai ( Bi Ci 1 ) Ai ( Bi Ci 1 ) Ai Bi Ci 1
A 0 B 0 0 1 1 C 0 1 0 1
穷 举 法
1
Y
0 0 0 0
A 1 1 1 1
B 0 0 1 1
C 0 1 0 1
Y 0 1 1 1
真值表
2
0 0 0
2
逻辑表达式 Y m5 m6 m7 AB C ABC ABC
3
3
卡诺图
化 简
4
AB C 0 1
00
01
11
1 1
（2）由真值表写出各输出的逻辑表达式：
（3）根据要求，将上式转换为与非表达式： (条件限制，只能用双输入端与非门来实现电路）
（4）画出逻辑图。
例：设计一个将余3码变换成8421BCD码的组合逻辑电路。
解：（1）根据题目要求，列出真值表：
（2）用卡诺图进行化简。（注意利用无关项）
（3）由逻辑表达式 画出逻辑图。