数字电路与系统(精)

21
存储器容量的扩展 位扩展
p375@第五版p385@第四版例：将1024*1的RAM扩展成1024*8
I/O0 I/O1 I/O7
……
…
I/O
I/O
I/O
1024×1 RAM(0)
1024×1 RAM(0)
1024×1 RAM(0)
A0 A1 … A9 R/W CS …
A0 A1 A9
A0 A1 … A9 R/W CS …
E2PROM
Flash
隧道区30~40nm
隧道区10~15nm
考虑电容分压：
“控制栅—浮置栅” 的电容和“浮置 栅—源区”的电容 34
第七章 存储器
用存储器实现组合逻辑函数 （以PROM为例）
35
存储器实现组合逻辑函数

ROM的主要用途
程序存储器
ROM的逻辑电路用途
实现组合逻辑函数（这条涵盖下面几条）
29Βιβλιοθήκη Baidu
§7.2 只读存储器
VCC

ROM存储矩阵的“字”线和 “位”线
地址 地 址 译 码 器
D3 D 2 D1 D0
00
01 10
0101
1011 0100
地 址 线
A0
1
11
1110
A1
1
W0
W1
W2
W3
输出缓冲器
D3’
1 EN 1 EN 1 EN
D3
D2
存 储 矩 阵
读 控 制 EN
D2’ D1’
CS vB vCS CS C B
由于CB>>CS，所以位线上
的电平信号变化很小。
17
§7.1 随机存取存储器

动态RAM
单管DRAM
问题： • 例如：读出前vCS =5V，CS/CB=1/50，则位线上读出的
解决方法：
信号仅有0.1V，而且读出后CS上的电压也只剩下0.1V了。
• 灵敏恢复/读出放大器 • 电路* 灵敏恢复/读出放大器 ：教材p372@第五版p382@第四版 • DRAM中的刷新操作是通过按行依次执行一次读操作来
5
半导体存储器

半导体存储器的分类
随机存取 RAM：Random-Access Memory
SRAM DRAM
只读 ROM：Read-Only Memory
掩模ROM、PROM
EPROM、E2PROM、FLASH
6
半导体存储器
§7.1 随机存取存储器（RAM） §7.2 只读存储器（ROM）
（要考虑实际应用中需要的地址空间的大小）
CPU的数据线——
地址空间（编址）——（映像）——存储器
存储器扩展例题
27
第七章 存储器
§7.2 只读存储器
28
§7.2 只读存储器

ROM的结构

存储矩阵、地址译码器、输出缓冲器 数据线、地址线、选通控制线
存储单元的结构——
用通/断表示“0 / 1”
• 比静态的集成度高
9
§7.1 随机存取存储器
RAM的基本结构 RAM的存储单元 RAM的容量扩展

10
§7.1 随机存取存储器
地 址 输 入
行 地 址 译 码 器

RAM的基本结构

行/列地址译码
输入/输出
数据总线
存储矩阵
读/写 控制器
· · ·
思考：为什么有“行/列”地址译码？ 为了省芯片内部的走线 控制信号：片选CS ，读/写控制 R / W
11
· · · · · ·
读写控制
行地址译码器
…
地址输入
§7.1 随机存取存储器

静态RAM
静态RAM的存储单元

六管NMOS静态存储单元
• 静态触发器（flip-flop）的基础上附加门控管而构成的，是靠触发器的自 •
保功能存储数据的。 由4只管子组成的基本RS触发器（门闩，锁存器）
T2T4有源负载
VCC T2 T4
静态RAM
行线Xi
选通门控管
Q T3
Q T1
存储单元
列线Yi
选通门控管
读/写
CS & &
控制电路
R W
双向I/O总线
14
§7.1 随机存取存储器

静态RAM
由于CMOS电路具有微功耗的特点，尽管它的 制造工艺比NMOS复杂，但在大容量的静态存 储器上采用CMOS存储单元。 CMOS工艺的SRAM还能够在降低电源电压的 状态下保存数据。
件的引脚数目有限，所以在电路结构上就不能像寄 存器那样把每个存储单元的输入和输出直接引出。 • 为了解决这个矛盾，在存储器中的每个存储单元编 了一个地址，只有被输入地址代码指定的那些存储 单元才能与公共的输入/输出引脚接通，进行数据的 读出或写入。 ” • 地址、数据、读写控制 三总线结构
存储器的容量=字数×位数（字长）
数字电路与系统
第七章 半导体存储器
1
第七章、第八章@第五版 习题
第五版 7.5; 7.9; 7.11

第四版 7.4; 7.8; 7.9

8.3; 8.5
8.1; 8.3
2
概述

存储器与寄存器的不同之处
用途（相同）——存储电路的历史状态 电路功能
• 对于状态方程
当前状态= H (历史状态，当前输入) ~~~ ~~~~~~
(256) (511)
如：上例，10位地 址码
00000000~10 11111111 (512) (767)
00000000~11 11111111 (768) (1023) 26
存储器容量的扩展
存储器扩展
如果RAM(ROM)的位数和字数都不够用，就需 要同时采用位扩展和字扩展
CPU的地址线——

厂家把数据写入存储器中，用户无法进行修改
出厂时存储内容全为1（或全为0），用户可根据自己的需要编程一次 用浮栅技术生产的可编程存储器，其内容可通过紫外线照射而被擦除 采用浮栅技术，其存储单元的是隧道MOS管，可用电擦除，擦除速度 毫秒量级 采用浮栅型MOS管，电擦除方式，数据写入方式与EPROM类似，擦除/ 写入速度快，集成度高 32
A0 A1 … A9 R/W CS …
R/W CS
…… … 22
存储器容量的扩展
字扩展
将RAM（ROM）接成字数更多的存储器 地址扩展
例：第四版p385页 用256×8位RAM接成1024 ×8位 • 用4片 • “然而每片RAM上的地址输入范围只是8位，给出的 地址范围全是0~255，无法区分4片中同样的地址单 元” • 回顾：寻址——译码 产生新的译码信号实现选片逻 辑
37
存储器实现组合逻辑函数

用ROM实现逻辑函数一般按以下步骤进行：
写出逻辑函数的最小项表达式 根据逻辑函数的输入、输出变量数目，确定ROM的容量， 选择合适的ROM ，画出ROM的阵列图 根据阵列图对ROM进行编程

38
存储器实现组合逻辑函数
VCC
地 址 线
A0
1
地 址 译 码 器
W0 W1 W2 W3
VCC Q Q Q & R & T3 S T1 T3 T2 T4 Q Q T2
VCC T4
Q=1状态
VCC T2 T4
Q=0状态
Q
Q
Q T1通
断
T1
断
T3
有电荷
有电荷
12
回顾：MOS-FET的符号
D G S G S D
N沟道增强型
D G S
P沟道增强型
D
G
S
N沟道耗尽型
P沟道耗尽型
13
§7.1 随机存取存储器
寄存器： 存储器： 连线和附加的组合逻辑译码 程序存储器
器件结构
3
寄存器 数据存储器
概述
器件结构
存储单元 存储密度 访问方式 访问操作
寄存器 触发器 低 连线 并发
存储器 管存储单元 高 地址译码结合读/ 写脉冲 每次只能读/写部 分存储数据
4
概述
存储器的地址
• “因为半导体存储器的存储单元数目极其庞大而器
23
存储器容量的扩展
字扩展

字扩展的连线方法
地址线
• 原有的地址线并联； • 用译码器对增加的外部地址线进行译码，译码后的
2n-m 根线分别连接RAM的片选，实现选片功能
数据线并联
控制线：
• 读写脉冲 R / W 并联 • 新的 CS 信号（利用译码器上的选通信号）
24
存储器容量的扩展
256×8
RAM(2)
11 xxxx xxxx
256×8
RAM(3)
A0 0~7 A1 A7 8,9 A8 A9
A0 A1 … A7 R/W CS A0 A1 … A7 R/W CS A0 A1 … A7 R/W CS A0 A1 … A7 R/W CS … … … …
…
A0 /Y0 /Y1 A1 /Y2 S /Y3
16
§7.1 随机存取存储器

动态RAM
单管DRAM



写操作：字线给出高电平，使T 导 通，位线上的数据经过T 被存入CS 中； 读操作，字线高电平， T 导通，这 时CS经过T为位线上的分布电容提 供电荷，使位线获得读出的信号电 平。 设CS与原有正电荷，vCS>0，而 vB=0，则读操作时：
一次性可编程ROM（PROM）

光可擦除可编程ROM（EPROM）

电可擦除可编程ROM（E2PROM）


快闪存储器（Flash Memory）

§7.2 只读存储器

掩膜ROM和PROM


掩膜——光刻IC工艺 PROM • 既然在存储矩阵中，“0”和“1”是用
位线和字线是否连通（上图中，“1” 连通）表达的； • 出厂时，存储矩阵交叉点用熔丝连接 • 编程脉冲
15
§7.1 随机存取存储器

动态RAM
利用MOS管栅极电容可以存储电荷的原理 制成 为了及时补充漏掉的电荷以避免存储的数 据丢失，必须定时地给栅极电容补充电荷， 称为刷新或再生。
刷新控制电路（外接或内部集成）

大容量，高集成度
存储单元：四管、三管,
单管 单管虽然外围控制电路比较复杂，但有利于提 高集成度
字扩展
I/O0 I/O1 I/O2 I/O7 I/O6
…
I/O0 I/O1
…… ……
I/O7 I/O0 I/O1
…… ……
I/O7 I/O0 I/O1
…… ……
I/O7 I/O0 I/O1
…… ……
I/O7
00 xxxx xxxx
256×8
RAM(0)
01 xxxx xxxx
256×8
RAM(1)
10 xxxx xxxx
A1
1
输出缓冲器
D3’
1 EN 1 EN 1 EN
D3
D2
存 储 矩 阵
读 控 制 EN
D2’ D1’
数 据 D1 线
D0
D0’
1 EN
39
存储器实现组合逻辑函数
0 F W1 W3 W5 W7 W9 W11 W13 W15 W0 W2 W4 W6 W8 W10 W12 W14
数 据 D1 线
D0
D0’
1 EN
30
§7.2 只读存储器
ROM存储矩阵的“字”线和“位”线（续）
• 字线和位线的每个交叉点都是一个存储单元。
二极管 MOS工艺：电路图的简化画法
存储量（容量）
存储单元的个数 记法：“（字数）×（位数）”
31
§7.2 只读存储器

固定ROM（掩膜ROM）
存储序列信号表 代码转换器
字符发生器
ROM乘法器 ……
36
存储器实现组合逻辑函数

回顾：ROM的电路特点


ROM的地址译码器由许多“与门”组成，这些与门网络称 为“与阵列”，若将地址变量看成输入逻辑变量，则地址 译码器的输出（各条字线）便可代表输入变量的全部各个 最小项。 存储网络是位线和字线在交叉点上的耦合（连接、不连接） 形成，位线的输出为这些耦合元件的逻辑“或”，这些或 门网络实现了最小项的或的逻辑运算。
CS
R/W
25
存储器容量的扩展
字扩展
地址空间 • 物理（实）地址：
处理器可以访问的 线性地址。 （由CPU的地址线位 数决定）
IC
地址范围
A9 A8…… A1 A0
（等效十进制数）
0 00 1 01
2 10 3 11
00000000~00 11111111 (0) (255)
00000000~01 11111111
即为大电流“写”，将“0”的位熔断
• 一次编程
33
§7.2 只读存储器

E2PROM 和 快闪存储器（Flash Memory）
• 电信号可擦除、可编程ROM； • 存储单元：
E2PROM：叠栅结构MOS管+选通管。 Flash：单管叠栅结构；全部源级连在一起的MOS管单元，可以被同时擦除。


存储器的应用——专题
存储器的扩展 用存储器实现组合逻辑函数
7
第七章 存储器
§7.1 随机存取存储器
8
§7.1 随机存取存储器

特点
• 可以随时从任何一个指定的地址读出数据，也可以随
时将数据写入任何一个指定的存储单元中去 • 掉电后存储的数据丢失

静态随机存储器 SRAM 动态随机存储器 DRAM
实现的。刷新时输出被置成高阻态。
18
第七章 存储器
存储器容量的扩展 （以RAM为例）
19
存储器容量的扩展
位扩展方式 字扩展方式

20
存储器容量的扩展 位扩展
8位、16位、64位、32位、64位…
位扩展方式：字数（存储单元的个数）够用，而
位数（字的宽度）不够 扩展连线方法： • 地址线并联 • 控制线并联（ R / W 、 CS） • 每一片的双向数据线（I/O）按位的高低排列好