数字电路与逻辑设计：第05章触发器_1

SD
RD
0
0
现态和次态的概念：
(1)现态(当前状态)： 接收信号时的状态，用Qn表示。
(2)次态(下一状态)： 接收信号后状态，用Qn+1表示。
逻辑功能的表示方法：
1）状态转移表 状态转移真值表的简称，也叫特性表。
SD RD Qn
00 0 00 1
01 0 01 1 10 0 10 1 11 0 11 1
(5) T'FF
5.2 基本SRFF(SDRDFF)
基本SRFF:也称直接置“1”置“0”触发器、 SR锁存器等。
1）与非门构成的基本SRFF（需掌握） 2）或非门构成的基本SRFF(不讲)
5.2.1 与非门构成的基本SRFF 1.电路构成
SD 直接置1端； 直接置位端；
输出端
Q
Q
RD 直接置0端； 直接复位端。
信号输入端，低电平有效。
G1 &
& G2
Q端代表触发器的状态。
SD
RD
输入端
QQ
QQ
SR
SD RD (b) 曾用符号
SD RD (c) 国标符号
图 5.2.1与非门构成的基本SRFF逻辑符号
2.逻辑功能
现态和次态的概念：
(1)现态(当前状态)： 接收信号时的状态，用Qn表示。
(2)次态(下一状态)： 接收信号后状态，用Qn+1表示。
逻辑功能：
Q
Q
• 置“0” • 置“1” • 保持 • 不允许（不定）
G1 &
& G2
SD
RD
(a) 逻辑电路
1）置“0”
Q 0
& G1
SD 1
Q 1
& G2
RD 0
2）置“1”
Q 1
& G1
SD 0
Q 0
& G2
RD 1
3）保持
Q
Q
&
&
G1
G2
SD
RD
1
1
4）不允许（不定）
Q
Q
&
&
G1
G2
SD
× ××
××
RD
× ××
××
Q
Q
5.3钟控电位触发器（钟控触发器）
所谓钟控触发器，是在基本触发器的基础上增 加一个触发控制电路，并使用激励输入和时钟 脉冲输入两种输入信号。前者决定触发器转移 到什么状态，后者决定转移的时刻。
激励输入:也叫数据输入。 时钟脉冲(CP)输入：也叫触发输入、控制输入。
一个或多 个输入
F
Q 两个互反 Q 的输出
图 5.1.1触发器的框图
通常用Q端的状态代表触发器的状态：
Q=0、Q=1的状态称0状态，
Q=1、Q=0的状态称1状态。
触发器的两个基本特点：
1）一定的输入信号可以使触发器置于“0”态 或“1”态。
2）去掉输入信号以后，触发器的状态能长期 保存，直至有新的输入信号使其改变状态
第5章 触发器（Flip Flop）
（1）掌握描述触发器逻辑功能的各类方法。 （2）掌握基本SR触发器的结构、工作原理。 （3）了解边沿DFF、边沿JKFF的工作原理。 （4）掌握各种触发器的逻辑功能及其应用。 （5）掌握触发Biblioteka Baidu功能转换方法。
5.1 概述
触发器(Flip Flop)是能存储一个“0”或“1”的 基本存储单元电路，可用“FF”或“F”表示。
RD & G4
(S)
1
(R)
D
(a()a逻) 逻辑图辑图
1D C1
CP
D CP
D CP
(b) 曾用符号 (c) 国际符号
2.逻辑功能
(1)次态方程 CP=0时，Qn+1=Qn CP=1时D，Qn+1=D
Q
Q
G1 &
& G2
SD G3 &
(S)
RD & G4
CP
1
(R)
D
(a) 逻辑图
(2)功能表和激励表
Qn1 () ()
1 1
0 0
0 1
逻辑功能 不允许（不定）
置“1” 置“0” 保持
2）功能表 也称真值表、状态表。
SD RD Qn1 逻辑功能 0 0 () 不允许（不定）
01 1
置“1”
10 0
置“0”
1 1 Qn
保持
3)次态方程（状态方程、特征议程）
SD RD Qn
00 0 00 1
01 0 01 1 10 0 10 1 11 0 11 1
Qn1 () ()
1 1
0 0
0 1
SD
RDQ0n0
0×
01 ×
11 10 11
1 0 0 10
图 5.2.2 求次态方程的卡诺图
次态方程如下：
Qn+1 = SD + RDQn SD + RD = 1 (约束条件)
4)状态转移图
SD=1 RD=
表5.3.3功能表
CP D
0
Qn1
D
Qn
10
0
11
1
1
Q
Q
G1 &
& G2
SD G3 &
(S)
RD & G4
CP
1
(R)
D
(a) 逻辑图
1
表5.3.4 激励表
状态转移
Qn Qn1
00
输入条件
DD 0
01
1
为止，即通常所说的触发器“有两个稳态”。
触发器的分类：
1. 按触发是否受控于时钟脉冲(CP Clock Pulse )
(1) 异步触发器 （基本触发器） 不用CP，异步工作。
(2) 同步触发器（时钟触发器）
用CP，同步工作。
2. 按实现的逻辑功能
(1) SRFF (3) JKFF
(2) DFF (4) TFF
5.3.1 钟控SRFF(SR锁存器)
CP=0时，触发器状态不变；
Q
Q
CP=1时，S、R的变化可以决 定触发器的状态。
G1
&
SD
触发方式：电位触发方式
1
（高电平触发）
G3 &
2
& G2 RD
& G4
SS
CCPP RR
((aa) )逻逻辑辑图图
CP的波形
T
次态方程：
CP=0时，Qn+1=Qn
CP=1时， Qn+1=S+RQn SR=0
01 10
10 11
01 0
波形图：
CP
S
×
R
×
Q
Q
基本 SRFF与钟控SRFF的比较：
QQ
QQ
SR
SD RD 基本SRFF
1S C1 1R
S CP R 钟控SRFF
注意：1）触发方式不同； 2）有效电平不同。
二1、钟控DFF(D锁存器)
1.电路构成
Q
Q
2
QQ
QQ
G1 &
SD G3 &
& G2
Q
G1 & SD G3 &
Q
& G2 RD
& G4
SS
CCPP RR
((aa) )逻逻辑辑图图
QQ
1S C1 1R
S CP R
(c) 国际符号
表 5.3.1 钟控SRFF功能表
CP S R
0
Qn1 Qn
10 0
Qn
10 1
0
11 0
1
11 1
表5.3.2 钟控SRFF激励表
状态转移 输入条件
Qn Qn1 S R 00 0
SD=0 RD=1
0
1
SD=1 RD=0
SD= RD=1
(5)激励表（驱动表）
将状态转移图中的各种状态转移和所需的输入 条件以表格形式表示。
状态转移
Qn Qn1
00
输入条件
SD RD
1
0 1 01
10 11
10 1
6)波形图（时序图）
SD
×
××
RD
×
××
Q
Q
5.1 基本触发器的逻辑符号与输入波形如图 P5.1所示。试作出 Q、Q 的波形。