第五讲微系统封装技术-三维系统级封装

工 艺 示 意 图 优 点
蜡或胶水粘接
干式胶贴粘接
静电吸盘
高温下可使用 保护易碎晶圆 适用于表面不平整之晶 圆 表面平整度好 融蜡后有残留 蜡的化学性质稳定，不 易被化学溶剂清洗 粘接时间和脱模时间长 ，工艺不易实现自动化
低温下无需清洁， 无温度限制 高温下残留亦较少 不使用粘接材料 适于自动化生产 无需清洁
中央处理器 CPU
存储型闪存 NAND
• 难以加工更小的电容 • 更大的信号延迟
• 不需要更小的电容 • 更短的连线可以获得更小的延迟
2009 – 2010: Elpida
动态存储器 DRAM
动态存储器 DRAM + 逻辑电路
• 难以降低成本 • 大规模有困难
• 低成本，甚至与 90nm 相当 • 可堆叠出更大的动态存储器 更小设计的问题 2005年末: Sony 三维集成的优势
DRIE 加工的不同深孔
电镀铜TSV结构的切面图
减薄到100微米的带TSV结构的晶圆
含有电镀铜TSV结构的1/4 晶圆
辅助圆片
深孔刻蚀：DRIE
Si
绝缘层淀积 ：淀积绝缘性的 SiO2/SiN/SiO2复合层
辅助圆片 辅助圆片
扩散阻挡层淀积 ：化学镀或溅射淀积 TiW、TiN、TaN等 种子层：化学镀或溅射淀积Cu、W等 深孔填孔：电镀Cu、W
图像传感器为TSV的 第一个实际应用； 内存，包括闪存 （Flash）和动态内存 （DRAM）将占据最大 的市场； 微电机系统将是另一 个主要应用； 其它应用包括射频、 发光二极管等。
TSV技术的应用市场预测 (Yole Development, 2007)
四种主要的TSV工艺流程
混合连接技术 -- 利用侧 面基板连接所有芯片的非共 用信号，利用TSV连接所有 的共用信号。 不同芯片尺寸失配补偿技 术 -- 把芯片放臵在晶圆载体 上，利用高分子材料补偿芯 片尺寸的大小，利用重新分 布层建立互连。
焊盘 侧面基板 补偿区 下填充
闪存 闪存 闪存 闪存 动态存储器 专用集成电路 硅中介层 基板
拥有知识产权 IBM，Aviza， 的公司和研究 IMEC，Micron 机构 等
IBM
表 不同绝缘层材料比较
二氧化硅
氮氧化硅 保形性 低残余应力
材料
优点 保形性
有机高分子聚合 物 保形性 吸湿小 电容小 低热应力 增加刻蚀步骤 难以填充小孔
缺点
高残余应力 电容大
电容大
表 用于晶圆减薄的不同粘接技术比较
Si
Si
辅助圆片 Si Si
பைடு நூலகம்
表 不同深孔加工方法的比较
打孔方式 干法刻蚀 激光烧蚀 超声微钻孔
示例
优点
可形成V型孔 成本低 无热损伤和残余 不需要掩膜 可形成V型孔 应力 深度可以控制 成本高 需要掩膜 有热损伤和残余应 力 需自停止层 不能并行加工 Toshiba等
不需要掩膜 可形成V型孔
缺点
成本高， 不能并行加工。
缺 点
使用温度不能超 过130oC 表面平整度差
静电可对芯片造 成伤害
表 四种主要精减薄方法的优缺点比较
工艺
化学机械抛光
湿法蚀刻
干法蚀刻
干法抛光
示意 图
减薄 介质 蚀刻 速率 蚀刻 效率 悬浮硬质颗粒 1 μm/min 低 氢氟酸＋硝酸＋ 乙酸 > 10 μm/min 高 氟气 2 μm/min 中等 硅质研磨剂 1 μm/min 低
Samsung 利用 TSV技术堆叠 的 16G 内存芯片组
IBM 利用TSV技术堆叠的CPU 和内存芯片组
TSV三维集成技术是最近几年半导体工业中最热门的研究方 向 -- 所有的大公司和著名研究机构都在开展这方面的技术研究 和产品开发。 TSV三维集成技术可以创造出很多应用 -- 从消费电子到无线 通讯，从生物到医学，从航空航天到汽车电子等:
聚合物 射频电路1 基板 射频电路2
利用TSV技术三维堆叠的多功能静/动态芯片组
第五讲 三维系统级封装
延续摩尔定律 Moore’s Law
• 信号延迟限制芯片速度 • 32nm 以下 CMOS 电路可行 性尚不清楚 • 没有合适的光刻系统 • 单元工作不稳定
超越摩尔定律 More than Moore
• 缩短连线长度以减小延迟 • 堆叠获得更快的 CMOS 电路 2011 – 2015: Intel / IBM • 使用已验证的光刻系统 • 单元工作稳定 2011 – 2015: Samsung
硅通孔
塑封材料
利用TSV技术三维堆叠的多功能静态芯片组
新型胎压监测模块: 超小的总体尺寸 -- 因为 ASIC 和 MEMS 芯片被三维集成在一起，没有
金线键合，封装的总体尺寸会被大幅度地减小。 优良的电学和动态特性 -- ASIC、 RF 和 MEMS 芯片直接互连，大幅度 地提高信号传输速度，降低功耗，也提高了MEMS的动态特性。 多功能系统 -- 因为 ASIC 、 MEMS 和 RF 芯片被有机地集成为一个整 体，该系统可以完整地实现动作的感知和控制、信号的处理和发送。
常规封装堆叠
ITRS三维互连技术路线图
基于硅通孔 (TSV)的三维系统级封装 (3D-SiP) 方法具有如下主要优点:
高密度集成 ─ 大幅度地提高电子元器件的 集成度，减小封装的几何尺寸，克服现有的二 维系统级封装 (2D-SiP) 和三维封装堆叠 (PoP) 系统的不足，满足微电子产品对于多功能和小 型化的要求。 提高电性能 ─ 大幅度地缩短电互连的长度， 从而可以很好地解决出现在二维系统级芯片 （SoC） 技术中的信号延迟等问题，提高电 性能。 多种功能集成 ─ 可以把不同的功能芯片(如 射频、内存、逻辑、数字和MEMS等)集成在 一起实现电子元器件的多功能化。 降低制造费用 ─ TSV三维集成技术虽然目 前在工艺上的成本较高，但是可以在元器件的 总体水平上降低制造成本。
基于脉冲激光的芯片/晶圆键合方法
新型存储模组:
优良的电学性能 -- ASIC、DRAM 和 Flash间的电互连缩短至少两倍以 上，电性能(比如内存的读写速度)将会被大大地提高。 超小的总体尺寸--没有金线键合、晶圆厚度减薄、没有衬垫，可缩小封 装的总体尺寸至少50%，而内存的容量还会增加至少一倍。 多功能三维集成系统 -- 可以三维集成ASIC、DRAM和Flash芯片而形 成一个独立系统模组。
Cu-Sn、Au-Sn、Ni-Sn
芯片/晶圆键合方法 -- 利用脉冲激光在TSV结构间形成一层金属化合物， 把芯片/晶圆键合在一起。该方法具有工艺简单、成本低、产量高和可靠 性好等优点。
脉冲激光
脉冲激光源 脉冲激光 堆叠芯片
晶圆 晶圆/芯片 高分子 硅通孔 夹具 绝缘层 粘接层
金属1 高分子材料 金属2
晶圆 强度
环境 污染
高
硬质颗粒
高
氮氧化物
高
六氟化硫
高
无
运营 成本
高/中
高
低
低
晶圆减薄方法 -- 把机械 磨削、化学机械抛光、和 干法刻蚀有机地结合，并 建立它们之间的优化比例 关系，以保证晶圆既能减 薄到要求的厚度 ，又能具 有足够的强度 。
晶圆
设计顾问
机械磨削
磨削厚度
化学机械抛光 （CMP）
缺点
表 三种芯片/晶圆的键合方法比较 堆叠方法 工艺变动弹性 良品率 产量 制造成本
晶圆/晶圆 芯片/晶圆 芯片/芯片
低 中 高
低 中 高
高 中 低
高 中 低
芯片/晶圆键合方法 -- 利用固液扩散低温键合。
Cu Via Metal 1 Metal 3 （a）键合前
Bonding Pad Metal 2 Bonding Layer （b）键合后
塑封材料 覆盖物 硅通孔
对称的封装结构 -- 硅中 介层帮助屏蔽RF和ASIC芯 片间可能的电磁干扰；封 装总体对称，没有明显的 热失配问题，具有很好的 可靠性。 不同芯片尺寸失配补偿 技术 -- 可以用补偿技术制 作出尺寸一致的芯片。
重新分布层
中介层
微机电系统1 专用集成电路1
微机电系统2 专用集成电路2
90nm
65-45nm
32-22nm
闪存芯片的制造成本比较
封装堆叠
封装堆叠的可制造性和可靠性问题
翘曲和不平度：顶部底部翘曲不同会 造成焊锡结点在集成工艺中的失效； 净空（Stand-off）：随着焊锡结点 间距的缩小，含锡球随之缩小，其所 提供的净空将不足以满足ASIC芯片 对封装的要求。
抛光厚度
厚度比
干法刻蚀
刻蚀厚度
参数优化 暴露TSV结构
指导试验
基于机械化学抛光的晶圆减薄方法
表 部分TSV填孔方法比较 铜 填孔材料 沉积方法 优点 电镀 印刷 电阻低 热性能好 钨 CVD 电阻低 多晶硅 LPCVD 成本低 无需种子层
电镀时间长 很难填充深孔 电阻大 成本高 热性能不好 电迁徙可靠 性 拥有知识 Intel，IBM, MIT, IBM, Leti, NEC, OKI, TI, ST, IZM, Elpida, 东北大 产权的公 Infenion， 学等 司和研究 Toshiba， Samsung等 Philips等 机构