第五章 存储器

3.动态RAM的例子
Inte部l 2有16共写AC4RW4个0A是1入～ES616根数A2：4：87K所据位：×行 列读×以；D行 列行1选D/12O写可为地的列8IU通N基T控：访1址D地：信时本制R数问打址数号为A存线据6入线据M，4读储，输K。各输芯为出电单为入8出片0数根路元时0，时据，矩。，它为。阵的内
快擦写存储器（Flash ROM）
主存储器的主要技术指标
1、存储容量：存储器所包含的存储单元数或可以容纳的二 进制信息量称为存储容量（寻址空间，由CPU的地址线决定）。
芯片的存储容量＝2M×N ＝存储单元数×存储单元的位数
M：芯片的地址线根数 N：芯片的数据线根数
2、存取速度：也可以是存取时间，是指从启动一次存储器操 作到完成该操作所经历的时间，又称为读写周期。 3、可靠性：用平均故障间隔时间来衡量。 4、功耗：通常是指每个存储元消耗功率的大小。
2164
NC Din
/WE
/RAS A0 A2 A1
GND
1 16 2 15 3 14 4 13 5 12 6 11 7 10 89
VCC
/CAS
DOUT AA6 3 A4 A5
A7
第三节 半导体只读存储器ROM
1、定义：在计算机正常工作状态下,存储器的信息只可以随 机读,不可以随机写。
2、性R质OM：器非件易具失有性结和构可简靠单性，。位密度比读/写存储器高，一 3、分般类用:来存放系统启动程序，常驻内存的监控程序，参数
二 动态随机存取存储器DRAM
行选择信号
Q C
刷新 放大器 列选 择信号
数据输入输出
读操作：先由行地址译码， 某写行操选作择：行信和号列为高的电选平择时信，号 动 定态存放RA信M息此放值再选为数刷数依是1行大折由通据新据靠，1上器合列。输放写电或基管读为地入大入容0本0/子取址器存输存或存Q电译和储出储储1导.容 码 单Q线电单通管，元C送荷元上送，使。的来被的到由某信决选电电刷列息中压容新过，C， 行和列均选通的基本存储 单元允许驱动，并读出数 据，读出信息后由刷新放 大器对其进行重写，以保 存信息。
（2）地址译码方法：线译码、全译码。 （3）存储器与CPU的连接。
地址与数据线的连接； 控制逻辑设计。
29
计算机系统中主存储器的结构
1. 位数的扩展 从两个方面考虑 ①CPU存储空间结构（容量×单元位数）要求； ②半导体存储器结构（芯片单元数×每单元位数）
30
例1、1M×1位构成1M×8位的存储器模块。
A10 /CE
VC输 端编C入 ，R：程D， 输电时低 入连源作电，电数平连压据。有编，输效程+入5，控，V。
D7 连读地出址时制译为信码数号器据。输输出出。。
D6
D5
D4
D3
（2）工作方式
工作方式 CE OE PGM 读出 0 0 1 维持 1 x x 编程 0 1 0
编程检验 0 0 1 编程禁止 1 x x
第五章 存 储器
存储器是计算机系统中必不可少的组成部分， 用来存放计算机系统工作时所用的信息—— 程序和数据。
存储器表征了计算机的记忆功能。
按构成材料和存储介质分类
半导体存储器 磁介质存储器，如： 磁盘和磁带等 光电存储器
按在计算机中的作用分类
主存储器(内存) 辅助存储器(外存) 高速缓冲存储器（Cache）
等问题。
• DRAM的基本存储单元是单个场效应管及其极间电容 • 必须配备“读出再生放大电路”进行刷新 • 每次同时对一行的存储单元进行刷新 • 每个基本存储单元存储二进制数一位 • 许多个基本存储单元形成行列存储矩阵 • DRAM一般采用“位结构”存储体：
– 每个存储单元存放一位 – 需要8个存储芯片构成一个字节单元 – 每个字节存储单元具有一个地址
接口电路与主机相连
(4)存取速度慢 (5)容量较大
CPU CACHE
主存（内存） 辅存（外存）
半导体存储器 （Memory）
静态RAM（SRAM）
随机存取存储器 （RAM）
动态RAM（DRAM）
掩模ROM 可编程ROM（PROM）
只读存储器 紫外线可擦除PROM（EPROM） （ROM） 电可擦除PROM（EEPROM）
A9～A0 芯片选择 1
WR
D0 D1 D2 D3 D4 D5 D6 D7
CE A9～A0 2114(1#)
WE I/O0～I/O3
CE A9～A0 2114(2#)
WE I/O0～I/O3
32
位扩展连接方法总结
① 芯片的地址线全部并联且与地址总线相应的地址线连接。 ② 片选信号线并联，可以接控制总线中的存储器选择信号，
（3）控制逻辑与三态数据缓冲器
片选和读写控制逻辑选中存储芯片，控制存储器内 部单元内容的读出或写入。
CS 片选信号 当其有效时，存储器芯片被选中，允许 对其进行读／写操作，否则芯片不能被访问。
读写控制信号R/W 由CPU控制对存储器进行读写操作。 当其有效时，允许将数据引脚D0～Dk上的数据写入被选 中单元。
表a.，掩字模库R等OM，用户设计的单片机或单板机系统中也可用 它bR.来O可M存编中放程信用的息户P是程RO在序M 芯。片制造时由厂家写入的，用户对这 类芯这c片.种无紫RO法外M进线出行擦厂任除时何、，修可里改编面。程没的有EP信RO息M，用户采用一些设备 可d.以电将擦内除容、写可入编PR程O的ME。2P但ROPMR等OM中内容一旦写入， 就e.不快能擦再写改存变储了器。（Flash ROM）
A19～A0 M/IO 1
WR D7～D0
CE A19～A0 1M×1(0#)
CE A19～A0 1M×1(1#)
CE A19～A0 1M×1(2#)
WE I/O
Hale Waihona Puke Baidu
WE I/O
WE I/O
D0
D1
D2
CE A19～A0 1M×1(7#) WE I/O
D7
31
例2、2114（1K×4位）扩展1K×8位存储器
也可以接地址线高位，或接地址译码器的输出端。 ③ 读写控制信号并联接到控制总线中的读写控制线上。 ④ 数据线分高低部分分别与数据总线相应位连接。
33
2.存储容量的扩展 • 线选法译码电路:用高端地址线作为芯片片选控制线。
D7～D0 A12～A0
A12～A0
0 0000 0000 0000 D7～D0 A12～A0
1
11 000 11 0～01 0～0C000～0H0（A首00地0H址6（0）0首0H地（址首）地址）
优点：芯片封装的引脚少。
（2）地址译码器
根据输入的地址编码来选中芯片内某个特定的存储单元。 地址线的条数是根据存储器芯片的规模而定，地址信号由 外部访问者提供，地址引脚信号常由A0～An构成，n与存储 芯片容量有关
容量＝2n+1 存储空间常常由多片存储器组成，如果要访问其中的一片， 就要知道它的片选地址，片选地址由高位地址译码产生。
2. 动态RAM的刷新
利用电容存储电荷的来保存信息的，由于MOS管 输入阻抗很高，存储的信息可以保存一段时间， 但时间较长时电容会逐渐放电使信息丢失，所以 动态RAM需要在预定的时间内不断刷新。
DRAM控制器是CPU和DRAM之间的接口电路， 刷新由，它把把写C入PU到的存信储号单转元换的成数适据合进D行RA读M出芯，片经的过信 读放号大，器解放决大D以RA后M再芯写片入地以址保两存次电打荷入上和的刷信新息控。制
1 1111 1111 1111
6264(1#)
D7～D0 A12～A0 6264(2#)
D7～D0 A12～A0 6264(3#)
WE OE CE
WE OE CE
WE OE CE
WR
RD
A13 A14 A15
选中片芯选中片A1芯选5 中片A芯A1145 AA1A15134 AA1A41132 ～A1A3A012 ～A1A20地～址A0范地围址范地围址范围
输出允许OE 当其有效时，允许被选中单元内容输出 到数据引脚D0～Dk。
地址线：选择芯片中某一存储单元
数据线：数据输入/输出
读写线：控制命令
片选线：选择出某一芯片
内部结构模型
存储体
输出
A0
A1
译
三态 缓冲
码
器
An
芯片内部 D0~Dk
控制逻辑
CS OE WE
2.典型SRAM芯片
2114（1K×4位）: 6116（2K×8位） :
CPU
刷新地址 计数器
地址总线
刷新定时器
仲裁
电路 读/写
地址 地址 多路器
DRAM RAS 定时 CAS 发生器
WR
数据缓冲器 （（（（（314）5）2）））刷地仲定刷新址裁时新地多电发定址路路生时计器：器器数：来：：器把自提完：来C供成只P自行U对用C的地DPR访U址RA的AS问选的M地存通刷芯址储信新片转器号操进换的R作行成A请S，定行求，需时地和列要刷址来地提新和自址供的列刷选刷地 新址新功地，定能址通分时，计信两电目数号次路前器送C的A使。到S刷用对D和新较R于写请A多1M信求M的芯号位同1片M的时W，R位芯产实D片生，R现，时供AD需，MDRR要由芯AA5仲片MM1芯2裁，芯个片电要片地地路求使址址对8用，m的两。s刷内两者新次的地 址打优刷计入先新数。权5器1进2要次行用。裁9决位。
读写存储器RAM
组成单元 速度 集成度
应用
SRAM 触发器 快 低 小容量系统
DRAM 极间电容 慢 NVRAM 带微型电池 慢
高 大容量系统 低 小容量非易失
第二节 随机存取存储器RAM
1、定义：在计算机正常工作状态下,存储器的信息既可以随 机读,又可以随机写。
2、性质：RAM中的信息具有易失性。 3、分类:
内存储器或主存储器
(1)主机内部 (2) 存 放 正 在 使 用 或 经 常 使 用 的
数据和程序 (3)CPU可以直接对它访问
(4)存取速度快 (5) 容 量 大 小 受 到 地 址 总 线 位 数
的限制
外存储器或辅助存储器
(1)主机外部 (2)存放暂时不用的数据和程
序 (3) 不 直 接 和 CPU 相 连 ， 通 过
10根地址线，4根数据线 11根地址线，8根数据线
6264（8K×8位） : 13根地址线，8根数据线
62128（16K×8位） : 14根地址线，8根数据线
62256（32K×8位） : 15根地址线，8根数据线
6264 （8K×8）
CADS1271OW～EE、AD0C：：S写 读821根：2允根数读许地据允信址线许号线信号
2.EPROM的例子
Vpp
A12 A7 A6 A5 A4 A3
A2 A1 A0
D0 D1 D2 GND
1 28 2 27 3 26 4 25 5 24 6 23 7 22 8 21 9 20
10 19 11 18 12 17 13 16 14 15
VCC /PGM
NC
A8
A9
A11 /OE
VAPDOCpG172Ep～EM～：：：DA编输0芯 编0：：出程片程8允电1根允脉3许压根数许冲，输地据输端控入址线入，制。线，，。
字结构
位结构
利用基本存储电路存放每个字的 利用基本存储电路存放每个字
所有位的方式。
的同一位的方式。
优点：选中某一存储单元时，该 单元的各位信息可以从一个存储 器芯片中同时读出。
缺点：芯片封装的引脚较多。
缺点：选中某一存储单元时， 只能从一个芯片读出该单元的 某一位信息。要得到一个字节 的8位信息，需要8个芯片。
a. 静态RAM (速度快,存储容量小,集成度低,无需刷新 ) b. 动态RAM (速度慢,存储容量大,集成度高,需刷新 )
1.静态SRAM 构成
• 存储元由双稳态触发器构成。双稳态触发器有两个稳定 状态，可用来存储一位二进制信息。只要不掉电，其存 储的信息可以始终稳定地存在。
• 集成度较高，功耗比双极型的低 • 存取速度较动态RAM快。 • SRAM一般采用“字结构”存储矩阵：
– 每个存储单元存放多位（4、8、16等） – 每个存储单元具有一个地址
1.静态SRAM 构成 （1）存储矩阵
存储器芯片的主要部 分，用来存储信息
多个基本存储单元电路构成存储矩阵，每个基本存储单元可 由一位或多位组成。
通常引脚信号中的D0～Dk表示了每个基本存储单元的构成位 数，如：k=0、3、7时，每个存储单元由1、4、8位构成。
VPP VCC +5V +5V +5V +5V +21V +5V +21V +5V +21V +5V
数据线状态
DOUT 高阻态
DIN DOUT 高阻态
与静态RAM比较 缺少写方式 增加编程、校验、编程禁止等方式。
第四节 存储器的扩展
（1）计算机系统中主存储器的结构 CPU寻址单元数据位数； 位数扩展； 容量扩展。