数字电路与逻辑设计复习完整版

数字电路与逻辑设计复

习

Document serial number【NL89WT-NY98YT-NC8CB-NNUUT-NUT108】

一、（）计算机键盘上有101个键，若用二进制代码进行编码，至少应为（）位。

A)6 B)7 C)8

D)51

（）在函数F=AB+CD的真值表中，F=1的状态有（）个。

A)2 B)4 C)6

D)7

（）为实现“线与”逻辑功能，应选用（）。

A)与非门B)与门C)集电极开路（OC）门

D)三态门

（）图1所示逻辑电路为()。

A)“与非”门B)“与”门C)“或”门

D)“或非”门

（）在下列逻辑部件中，属于组合逻辑电路的是（）。

A)计数器B)数据选择器C)寄存器

D)触发器

（）已知某触发器的时钟CP，异步置0端为RD，异步置1端为SD，控制输入端Vi和输出Q的波形如图2所示，根据波形可判断这个触发器是（）。

A)上升沿D触发器B)下降沿D触发器

C)下降沿T触发器D)上升沿T触发器

（）寄存器要存放n位二进制数码时，需要()个触发器。

log C)n2

A)n B)n2

D)n/2

图1

图2

（）下面哪种不是施密特触发器的应用：()

A)稳定频率脉冲输出B)波形变换C)脉冲整形D)脉冲鉴幅

（）下列哪个不能用555电路构成：()A)施密特触发器

B)单稳态触发器

C)多谐振荡器 D)晶体振荡器 （）对电压、频率、电流等模拟量进行数字处理之前，必须将其进行（）

A)D/A 转换 B)A/D 转换 C)直接输入 D)随意

11.与逻辑函数D C B A F +++=功能相等的表达式为________。

A ）D C

B A F +++= B ）D

C B A F +++=

C ）

D C B A F =D ）D C B A F ++=

12下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是__________。

14下列器件中，属于时序部件的是

。

A ）计数器

B ）译码器

C ）加法器

D ）多路选择器

15图3是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为__________。

A ）0100100

B ）1100011

C ）1011011

D ）0011011

（）逻辑函数式F=AB+AC的对偶式为，最小项表达式为∑

=m

F()。

（）按逻辑功能分类，触发器可分为_____、_____、_____、_______等四种类型。

（）对于D触发器，若现态Q n=0，要使次态Q n+1=0,则输入D=_______。

（）请写出描述触发器逻辑功能的几种方式____________。

（）多个集电极开路门（OC门）的输出端可以____________。

（）T触发器的特性方程是________,当T=1时,特性方程为________,这时触发器可以用来作________。

（）构造一个十进制的异步加法计数器，需要多少个______触发器。计数器的进位Cy的频率与计数器时钟脉冲CP的频率之间的关系是

_____________。

三．简答题

（）TTL与非门如有多余的输入端能不能将它接地，为什么TTL或非门如有多余的输入端能不能将它接Ucc或悬空，为什么

（）什么叫组合逻辑电路中的竞争－冒险现象消除竞争－冒险现象的常用方法有哪些

（）PAL和GAL有相同的阵列结构，它们是否可以互相代换使用为什么

（）写出时序逻辑电路的设计方法。

（）试分析图4组合逻辑电路的功能，写出逻辑表达式和真值表。

图4

参考答案：一、选择题

BDCABDAADB

11.C12.A13.D14.A15C

(a)F=A+B(b)F=AB+BC

（11111011010）

B =（7DA）

H

=（0010000000010000）

8421BCD

与逻辑

)

)(

(C

A

B

A

F D+

+

=∑

=m

F(5，6，7)

()RSDJKT

()0

()特性表、特性方程、状态图、波形图

()线与

()n n Q T Q ⊕=+1n n Q Q =+12分频器

()41﹕10

三、简答题（）

不能，因为TTL 与非门接地即有一输入端为低电平，不管其它端口为输入为高或低，输出一律为高电平。

不能，因TTL 或非门悬空或接高电平，则不管其它输入端口值如何，均输出为低电平。

答：由于竞争而在电路输出端可能产生尖峰脉冲的现象叫竞争－冒险现象。

消除竞争－冒险现象的常用方法有：接入滤波电容，引入选通脉冲，修改逻辑设计。

不可以，工艺不同GAL 可多次编程PAL 只能一次编程；GAL 的输出电路结构不同。时序逻辑电路的设计方法。同步时序逻辑电路的设计：(1)根据设计要求，设定状态，确定触发器的数目和类型，画出状态转移图；(2)状态化简。（3)状态分配，列出状态转移表。（4)画状态转换卡诺图，求出状态方程、输出方程。（5)根据驱动方程和输出方程画逻辑图。(6)检查电路有无自启动能力。

异步时序逻辑电路的设计：(1)由状态表画触发器的输出波形图。(2)由波形图确定各触发器的时钟。(3)计算驱动端的表达式。(4)画逻辑电路图。(5)验证能否自启动。

解：逻辑表达式为：