数字电路第3章 总复习
数字电路讲义 第三章
是构成数字电路的基本单元之一
CMOS 集成门电路 用互补对称 MOS 管构成的逻辑门电路。
TTL 集成门电路 输入端和输出端都用 三极管的逻辑门电路。
CMOS Complementary Metal-Oxide-Semiconductor TTL 即即 Transistor-Transistor Logic 按功能特点不同分 普通门 输出 三态门 CMOS (推拉式输出) 开路门 传输门 EXIT
E
B UBE(sat) iB ≥ IB(sat) E C
三极管 截止状态 等效电路
UCE(sat)
三极管 饱和状态 等效电路
EXIT
逻辑门电路
开关工作的条件
截止条件 uBE ＜ Uth 可靠截止条件为 uBE ≤ 0
VCC U CE(sat) RC VCC RC
饱和条件
iB ＞ IB(Sat)
逻辑门电路
[例] 下图中，已知 ROFF 800 ，RON 3 k，试对应 输入波形定性画出TTL与非门的输出波形。
A 3.6 V 0.3 V
逻辑0 (a)
逻辑1
O Ya t
(b)
解：图(a)中，RI = 300 < ROFF 800 相应输入端相当于输入低电平， O 也即相当于输入逻辑 0 。 Yb 不同因此 TTLY 系列， R R 不同。 ON、 OFF UOH 。 a 输出恒为高电平 图(b)中，RI = 5.1 k > RON 3 k 相应输入端相当于输入高电平， O 也即相当于输入逻辑 1 。 Yb A 1 A 因此，可画出波形如图所示。
0. 3 O
t
EXIT
逻辑门电路
二、三极管的动态开关特性
数字电路(复习)
②C＝1、C＝0，即C端为高电平（+VDD）、C端为低电平（0V） 时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通 一样，uO＝uI 。
2．三态门电路的输出有高阻态、高电平和低电平3种状态
• 三态门逻辑符号控制端电平的约定
A
1
Y
EN
EN
（a）控制端低电平有效
控制端加低电平信号时，三 态门处于工作状态，Y＝A， 加高电平信号时禁止，Y＝Z
加法器
能对两个1位二进制数进行相加而求得和及进位的逻辑电 路称为半加器。 能对两个1位二进制数进行相加并考虑低位来的进位，即 相当于3个1位二进制数的相加，求得和及进位的逻辑电路称 为全加器。 实现多位二进制数相加的电路称为加法器。按照进位方 式的不同，加法器分为串行进位加法器和超前进位加法器两 种。串行进位加法器电路简单、但速度较慢，超前进位加法 器速度较快、但电路复杂。 加法器除用来实现两个二进制数相加外，还可用来设计 代码转换电路、二进制减法器和十进制加法器等。
数据分配器
数据分配器的逻辑功能是将1个输入数据传送到 多个输出端中的1个输出端，具体传送到哪一个输出 端，也是由一组选择控制（地址）信号确定。 数据分配器就是带选通控制端即使能端的二进 制译码器。只要在使用中，把二进制译码器的选通 控制端当作数据输入端，二进制代码输入端当作选 择控制端就可以了。 数据分配器经常和数据选择器一起构成数据传 送系统。其主要特点是可以用很少几根线实现多路 数字信息的分时传送。
八进制数
0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17
十六进制数
0 1 2 3 4 5 6 7 8 9 A B C D E F
门电路 国标符号 曾用符号 美国符号 表达式
数字电子技术基本第三版第三章答案解析
章组合逻辑电路第一节重点与难点一、重点:1.组合电路的基本概念组合电路的信号特点、电路结构特点以及逻辑功能特点。
2.组合电路的分析与设计组合电路分析是根据已知逻辑图说明电路实现的逻辑功能。
组合电路设计是根据给定设计要求及选用的器件进行设计，画出逻辑图。
如果选用小规模集成电路SSI，设计方法比较规范且容易理解，用SSI设计是读者应掌握的最基本设计方法。
由于设计电路由门电路组成，所以使用门的数量较多，集成度低。
若用中规模集成电路MSI进行设计，没有固定的规则，方法较灵活。
无论是用SSI或MSI设计电路，关键是将实际的设计要求转换为一个逻辑问题, 的要求即将文字描述变成一个逻辑函数表达式。
3.常用中规模集成电路的应用常用中规模集成电路有加法器、比较器、编码器、译码器、数据选择器和数据分配器等，重要的是理解外部引脚功能，能在电路设计时灵活应用。
4.竞争冒险现象竞争冒险现象的产生原因、判断是否存在竞争冒险现象以及如何消除。
二、难点:1.组合电路设计无论是用SSI还是用MSI设计电路，首先碰到的是如何将设计要求转换为逻辑问题,的真值表，这一步既是重点又是难点。
总结解决这一难点的方法如下:(1)分析设计问题的因果关系，分别确定输入变量、输出变量的个数及其名称。
(2)定义逻辑变量0、1信号的含义。
无论输入变量、输出变量均有两个状态状态代表的含义由设计者自己定义。
(3)再根据设计问题的因果关系以及变量定义，列出真值表。
2.常用组合电路模块的灵活应用同样的设计要求，用MSI设计完成后，所得的逻辑电路不仅与所选芯片有关，而且还与设计者对芯片的理解及灵活应用能力有关。
读者可在下面的例题和习题中体会。
3.硬件描述语言VHDL的应用VHDL的应用非常灵活，同一个电路问题可以有不同的描述方法，初学者可以先仔细阅读已有的程序实例，再自行设计。
三、考核题型与考核重点1.概念与简答题型1为填空、判断和选择;题型2为叙述基本概念与特点。
电子技术 数字电路 第3章 组合逻辑电路
是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
数电期末总结知识要点
数字电路各章知识点第1章 逻辑代数基础一、 数制和码制1．二进制和十进制、十六进制的相互转换 2．补码的表示和计算 3．8421码表示二、 逻辑代数的运算规则1．逻辑代数的三种基本运算：与、或、非 2．逻辑代数的基本公式和常用公式 逻辑代数的基本公式（P10） 逻辑代数常用公式： 吸收律：A AB A =+消去律：AB B A A =+ A B A AB =+ 多余项定律：C A AB BC C A AB +=++ 反演定律：B A AB += B A B A ∙=+ B A AB B A B A +=+三、 逻辑函数的三种表示方法及其互相转换 ★ 逻辑函数的三种表示方法为：真值表、函数式、逻辑图 会从这三种中任一种推出其它二种，详见例1-6、例1-7 逻辑函数的最小项表示法 四、 逻辑函数的化简： ★1、 利用公式法对逻辑函数进行化简2、 利用卡诺图队逻辑函数化简3、具有约束条件的逻辑函数化简例1.1 利用公式法化简 BD C D A B A C B A ABCD F ++++=)( 解：BD C D A B A C B A ABCD F ++++=)(BD C D A B A B A ++++= )(C B A C C B A +=+ BD C D A B +++= )(B B A B A =+ C D A D B +++= )(D B BD B +=+ C D B ++= )(D D A D =+ 例1.2 利用卡诺图化简逻辑函数 ∑=)107653()(、、、、m ABCD Y 约束条件为∑8)4210(、、、、m 解：函数Y 的卡诺图如下：00 01 11 1000011110AB CD111×11××××D B A Y +=第2章集成门电路一、 三极管如开、关状态 1、饱和、截止条件：截止：beTV V < 饱和：CSBSBI iIβ>=2、反相器饱和、截止判断 二、基本门电路及其逻辑符号 ★与门、或非门、非门、与非门、OC门、三态门、异或、传输门（详见附表：电气图用图形符号 P321 ）二、门电路的外特性★1、电阻特性：对TTL门电路而言，输入端接电阻时，由于输入电流流过该电阻，会在电阻上产生压降，当电阻大于开门电阻时，相当于逻辑高电平。
数字电子技术基础-第3章课后习题答案
第3章集成逻辑门电路3-1 如图3-1a）～d）所示4个TTL门电路，A、B端输入的波形如图e）所示，试分别画出F1、F2、F3和F4的波形图。
A1A234a)b)c)d)F1F2F3F4BAe）图3-1 题3-1图解：从图3-1a）～d）可知，11F=，2F A B=+，3F A B=⊕，4F A B= ，输出波形图如图3-2所示。
F1F2F3F4AB图3-2题3-1输出波形图3-2 电路如图3-3a ）所示，输入A 、B 的电压波形如图3-3b ）所示，试画出各个门电路输出端的电压波形。
1A 23b)a)AB图3-3 题3-2图解：从图3-3a ）可知，1F AB =，2F A B =+，3F A B =⊕，输出波形如图3-4所示。
F 1F 2F 3AB图3-4 题3-2输出波形3-3在图3-5a ）所示的正逻辑与门和图b ）所示的正逻辑或门电路中，若改用负逻辑，试列出它们的逻辑真值表，并说明F 和A 、B 之间是什么逻辑关系。
b)a)图3-5 题3-3图解：（1）图3-5a ）负逻辑真值表如表3-1所示。
表3-1 与门负逻辑真值表F 与A 、B 之间相当于正逻辑的“或”操作。
（2）图3-5b ）负逻辑真值表如表3-2所示。
表3-2 或门负逻辑真值表F 与A 、B 之间相当于正逻辑的“与”操作。
3-4试说明能否将与非门、或非门和异或门当做反相器使用？如果可以，各输入端应如何连接？解：与非门、或非门和异或门经过处理以后均可以实现反相器功能。
1）与非门：将多余输入端接至高电平或与另一端并联； 2）或非门：将多余输入端接至低电平或与另一端并联；3） 异或门：将另一个输入端接高电平。
3-5为了实现图3-6所示的各TTL 门电路输出端所示的逻辑关系，请合理地将多余的输入端进行处理。
b)a)AB=A B=+A BC DABC D图3-6 题3-5图解：a ）多余输入端可以悬空，但建议接高电平或与另两个输入端的一端相连；b ）多余输入端接低电平或与另两个输入端的一端相连；c) 未用与门的两个输入端至少一端接低电平，另一端可以悬空、接高电平或接低电平；d ）未用或门的两个输入端悬空或都接高电平。
数字电路与逻辑设计复习主要内容
一、 绪论
1、数字信号的特点和表示方法； 2、不同进制数的相互转换； 3、常用的二—十进制代码（BCD代码）； 4、数字电路的分类； 5、奇偶检验。
.
2
二 逻辑函数及其简化
1、基本逻辑关系和复合逻辑运算的逻辑关系、表达式、 逻辑符 号、真值表。
2、逻辑函数的表示形式和相互转换。
.
8
.
6
第5章 时序逻辑电路
1、时序逻辑电路的特点、分类； 2、时序逻辑电路的分析步骤； 3、集成移位寄存器的功能和典型应用； 4、集成同步计数器的功能及功能扩展； 5、采用MSI实现任意模值计数器。
.
7
第6章 半导体存储器
1、半导体存储器的分类、主要技术指标； 2、RAM结构及存储容量的扩展； 3、ROM类型、存储原理、用ROM实现逻辑函数；
3、逻辑代数的三个规则。（对偶式和反演式的写法、由函数的最 小项表达式求对偶式和反演式的最小项表达式）
4、常用公式及其灵活应用。
5、最小项及最小项的性质，逻辑函数的最小项表达式。
6、逻辑函数的公式化简法。
7、逻辑函数常用形式的相互转换。
.
3
第2章 集成逻辑门
1、国产TTL集成电路的四个系列； 2、TTL与非门的主要外部特性； 3、三态门、OC门的概念及使用； 4、TTL系列器件主要性能比较。
.
4
第3章 组合逻辑电路
1、组合逻辑电路的分析和设计方法； 2、常用MSI的名称（芯片名称）、功能、逻辑符号、扩展和典 型应用、使用中应注意的问题； 3、应用MSI（数据选择器、译码器、加法器、比较器等）实现 逻辑函数。
.
5
第4章 集成触发器
1、触发器的基本性质； 2、从功能上讲有几种触发器，其功能描述。 3、触发器逻辑功能的描述方法。 4、触发器的触发方式的类型和特点。 5、触发器输出波形的画法。 6、典型小型数字系统的原理及功能分析。
数字电子技术基础(第3章) 组合逻辑分析与设计
第3章 组合逻辑设计
A B
&
Y
与非门的逻辑符号
L=A+B （2）或非运算：逻辑表达式为： Y A B
A 0 0 1 1 B Y 0 1 1 0 0 0 1 0 真值表
A B
≥1
Y
或非门的逻辑符号
第3章 组合逻辑设计
（3）异或运算：逻辑表达式为： Y
A 0 0 1 1 B Y 0 0 1 1 0 1 1 0 真值表
A
B F
A B
F
0 0 1 1
0 1 0 1
0 1 1 1
第3章 组合逻辑设计
功能表
开关 A 断开 断开 闭合 闭合 开关 B 断开 闭合 断开 闭合 灯Y 灭 亮 亮 亮
真值表
A 0 0 1 1
B 0 1 0 1
Y 0 1 1 1
逻辑符号 实现或逻辑的电 路称为或门。或 门的逻辑符号：
A B
≥1
第3章 组合逻辑设计
第3章 组合逻辑分析与设计
3.1 逻辑代数基础
3.2 逻辑函数的化简
3.3 组合逻辑电路的分析
3.4 组合逻辑电路的设计
3.5 VHDL硬件描述语言 3.6 基本组合逻辑电路的设计举例 3.7 组合逻辑电路中的竞争-险象
第3章 组合逻辑设计
3.1 逻辑代数基础
逻辑代数（Logic Algebra）是由英国数学家乔治· 布尔(George Boole)于1847年首先提出的，因此也称为
(A+B)(A+C)
第3章 组合逻辑设计
吸收率：
A ( A B) A B A A B A B
证明： A A B ( A A)(A B)
《数字电子技术》第3章 组合逻辑电路
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
《数字电子技术基础》第3章 门电路
导通
TP vI vO
TN
vo=―１” 截止
vI=1
VDD
截止
T1 vI
vO T2
vo=―０” 导通
静态下，无论vI是高电平还是低电平，T1、T2总有 一个截止，因此CMOS反相器的静态功耗极小。
二、电压传输特性和电流传输特性
T1导通T2截止
电 压 传 输 特 性
T1T2同时导通
T2导通T1截止
噪声电压作用时间越短、电源电压越高，交流噪声容 限越大。
三、动态功耗
反相器从一种稳定状态突然变到另一种稳定状态的过
程中，将产生附加的功耗，即为动态功耗。
动态功耗包括：负载电容充放电所消耗的功率PC和 PMOS、NMOS同时导通所消耗的瞬时导通功耗PT。 在工作频率较高的情况下，CMOS反相器的动态功耗 要比静态功耗大得多，静态功耗可忽略不计。
VNL VIL (max) VOL (max)
测试表明：CMOS电路噪声容限 VNH=VNL＝30％VDD，且随VDD的增加而加大。
噪声容限－－衡量门电路的抗干扰能力。 噪声容限越大，表明电路抗干扰能力越强。
§3.3.3 CMOS反相器的静态输入输出特性
一、输入特性 因为MOS管的栅极和衬底之间存在着以SiO2 为介质的输入电容，而绝缘介质非常薄，极易被
S1
输 入v I 信 号 输 vo 出 信 号
S2
图3.1.3 互补开关电路
互补开关电路由于两个开关总有一个是断开的， 流过的电流为零，故电路的功耗非常低，因此在数字 电路中得到广泛的应用
3.1 概述
4. 数字电路的概述 （1）优点： 在数字电路中由于采 用高低电平，并且高低电 平都有一个允许的范围， 如图3.1.1所示，故对元器 件的精度和电源的稳定性 的要求都比模拟电路要低， 抗干扰能力也强。
数字逻辑电路第3章复习题
一、分析题：1、试分析如下面图（a ）和图(B)所示逻辑电路，说明分别是什么逻辑功能。
（10分）.2、（10分）、试分析下图所示逻辑电路。
2B L =11AC&L &=1&3-1、（12分）、分析下图电路的逻辑功能。
要求写出逻辑函数表达式，画出真值表，说明电路的逻辑功能。
3-2（8分）、由译码器74138和8选1数据选择器74151组成如下图所示的逻辑电路。
X 2X 1X 0及Z 2Z 1Z 0为两个三位二进制数，试分析下图电路的逻辑功能。
（74138是3-8线译码器，74151是8选1数据选择器）。
A1&B1&&L≥1≥1≥1≥1LAB（a）（b）5Y 6D 074138D 13401A Y 7G 0Y 13D A 52D Y D A 6G D 1Y Y Y D 274201Y2BD 74151G 2A1A A 02A Y1X 02X X 10Z Z Z 24、（6分）由译码器74138和门电路组成的电路如下图所示，试写出L 1、L 2的最简表达式。
5、6、（12分）、下图所示的TTL 门电路中，要求实现下列规定的逻辑功能时，其连接有无错误？说明正确或错误的理由。
如有错误请改正。
CD AB L ⋅=1 AB L =2 C AB L +=3+V &R PC D&L CCB A 1B&A =1V CCL 2&L 3CB A ≥1（a ） (b) (c)7、（12分）、在下图（a ）（b ）（c ）中，所有的门电路都为TTL 门，设输入A 、B 、C 的波形如图（d ）所示，试分析电路的逻辑关系，写出表达式，并定量画出各输出的波形图。
BA =1V CCL 1≥1A 2L BC &≥1EN&△B C1G L 3A &ABC(a)(b)(c)(d)8、（8分）、分析下图所示电路，求输入S 1、S 0各种取值下的输出Y ，填入下表中。
数字电路期末总复习知识点归纳详细
. 第1章数字逻辑概论一、进位计数制1.十进制与二进制数的转换2.二进制数与十进制数的转换3.二进制数与16进制数的转换二、基本逻辑门电路第2章逻辑代数表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图，逻辑图及波形图等几种。
一、逻辑代数的基本公式和常用公式1）常量与变量的关系Ａ+0＝Ａ与Ａ=⋅1ＡＡ+1＝1与0⋅A0=A⋅＝0AA+＝1与A2）与普通代数相运算规律a.交换律：Ａ+Ｂ＝Ｂ+ＡA⋅⋅=ABBb.结合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ）A⋅BC⋅⋅=⋅)A()B(Cc.分配律：)⋅＝+A⋅(CBA⋅A C⋅BA+++）B⋅=A)())(CABC3）逻辑函数的特殊规律a.同一律：Ａ+Ａ+Ａb.摩根定律：BA+B⋅A=ABA⋅=+，Bb.关于否定的性质Ａ＝A 二、逻辑函数的基本规则 代入规则在任何一个逻辑等式中，如果将等式两边同时出现某一变量Ａ的地方，都用一个函数Ｌ表示，则等式仍然成立，这个规则称为代入规则 例如：C B A C B A ⊕⋅+⊕⋅ 可令Ｌ＝C B ⊕则上式变成L A L A ⋅+⋅＝C B A L A ⊕⊕=⊕ 三、逻辑函数的：——公式化简法公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与—或表达式 1）合并项法：利用Ａ+1=+A A 或A B A B A =⋅=⋅, 将二项合并为一项，合并时可消去一个变量 例如：Ｌ＝B A C C B A C B A C B A =+=+)( 2）吸收法利用公式A B A A =⋅+，消去多余的积项，根据代入规则B A ⋅可以是任何一个复杂的逻辑式例如 化简函数Ｌ＝E B D A AB ++解：先用摩根定理展开：AB ＝B A + 再用吸收法 Ｌ＝E B D A AB ++ ＝E B D A B A +++ ＝)()(E B B D A A +++ ＝)1()1(E B B D A A +++＝BA+3）消去法利用B+消去多余的因子=A+BAA例如，化简函数Ｌ＝ABCBA++A+BEAB解：Ｌ＝ABCAA+++BBBEA＝)BA+AB++)((ABCBAE＝)BEA+++BA)(B(BC＝)BCBA+++B++))()(A(C(BBB=)BA++C+(C(A)B=AC++BA+AABC=CA+B+AB4)配项法利用公式C=⋅++⋅将某一项乘以（A+⋅BAABCCBAA⋅A+），即乘以1，然后将其折成几项，再与其它项合并。
数字电子技术第三章
A B Y R
二极管的正向导通压降为0.7V 。
二极管或门的逻辑电平 A/V B/V Y /V
D2
0
0 3
0
3 0 3
12
0
2.3 2.3 2.3
D1、D2截止
D1截止D2导通 D1导通D2截止 D1、 D2导通
上页 下页 返回
二极管或门
3
2. 真值表
如果规定2.3V以上为高电平，用逻辑1 状态表示， 0.7V以下为低电平，用逻辑0状态表示，则可得如下真值表。
C
D
VDD
vI
BC段： T1、 T2导通 阈值电压附近 电流很大
CMOS电路不应长时间工作在BC段 以防止器件功耗过大。
28
上页
下页
返回
4. 输入噪声容限
由CMOS反相器的电压传输 特性可知，在输入电压vI偏离
正常低电平或高电平时，输出
电压vo并不随之马上改变，允 许输入电压有一定的变化范围。
输入端噪声容限：是指在保证
VGH(th)P C D
T1导通， T2截止，VO = VOH ≈ VDD。
O
vI VDD VGH(th)N 1 VDD 2 CMOS反相器的电压传输特性
25
上页
下页
返回
VDD
T1
VDD>|VGS（th)P|+VGS(th)N CD段：VI>VDD - |VGS（th)P|
iD vI
vO
VDD
1 VDD 2
上页
下页
返回
5.MOS管的类型和符号 a. 增强型NMOS
增强型NMOS管采用 P型衬底，导电沟道 为N型， vGS为0时没
数字电路第三章习题与答案
第三章集成逻辑门电路一、选择题1. 三态门输出高阻状态时，（）是正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动2. 以下电路中可以实现“线与”功能的有（）。
A.与非门B.三态输出门C.集电极开路门D.漏极开路门3．以下电路中常用于总线应用的有（）。
A.TSL门B.OC门C. 漏极开路门D.CMOS与非门4．逻辑表达式Y=AB可以用（）实现。
A.正或门B.正非门C.正与门D.负或门5．TTL电路在正逻辑系统中，以下各种输入中（）相当于输入逻辑“1”。
A.悬空B.通过电阻2.7kΩ接电源C.通过电阻2.7kΩ接地D.通过电阻510Ω接地6．对于TTL与非门闲置输入端的处理，可以（）。
A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联7．要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（）。
A.＞RONB.＜ROFFC.ROFF＜RI＜ROND.＞ROFF8．三极管作为开关使用时，要提高开关速度，可( )。
A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管9．CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。
A.微功耗B.高速度C.高抗干扰能力D.电源范围宽10．与CT4000系列相对应的国际通用标准型号为（）。
A.CT74S肖特基系列B. CT74LS低功耗肖特基系列C.CT74L低功耗系列D. CT74H高速系列11．电路如图（a），（b）所示，设开关闭合为1、断开为0；灯亮为1、灯灭为0。
F 对开关A、B、C的逻辑函数表达式（）。
F1F2 (a)(b)Ａ．C AB F =1 )(2B A C F += Ｂ．C AB F =1 )(2B A C F +=Ｃ． C B A F =2 )(2B A C F +=12．某TTL 反相器的主要参数为IIH ＝20μA ；IIL ＝1.4ｍA ；IOH ＝400μA ；水IOL ＝14ｍA ，带同样的门数（ ）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
I0 I1 I2 I3 I4 I5 I6 I7
三 位 二 进 制 优 先 编 码 器
Y0 Y1 Y2
图3―3 三位二进制优先编码器的框图
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
表3―2 三位二进制优先编码器的真值表
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
I0 I1 I2 I3 I4 I5 I6 I7 ST
YS
Y EX
Y0 Y1 Y2
图3―9 74148优先编码器引脚图和逻辑符号 (b)逻辑符号
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
表3―5 74148优先编码器真值表
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
表3―7 二—十进制译码器的真值表
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
A0 A1 A2 A3
显 示 译 码 器
Ya Yb Yc Yd Ye Yf Yg
a f g e d c b
图3―15 BCD-七段显示译码器
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
Y15 Y14 Y13 Y12 Y11 Y10 Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
74138-2 SA SB SC 0 A2 A1 A0
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
第3章 常用组合逻辑电路及 章 常用组合逻辑电路及MSI组合 组合 电路模块的应用
3.1 编码器和译码器 3.2 加法器和比较器 3.3 数据选择器和数据分配器
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
Review (6)
六、数据分配器 1. 一路--四路数据分配器 2. 用译码器构成数据分配器
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
S3 S2 S1 Y7 GND
Y0 Y1 Y2 Y3 Y4 Y5 Y6
A0 A1 A2 S1 1 D 0
0
G
2
0 7
&
S2
S3
EN
0 1 2 3 4 5 6 7
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
(b)
图3―39 MSI74138一路-八路数据分配器 (a)引脚图;(b)逻辑符号
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
练习3 练习
用74LS138及与非门实现一位全减器
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
练习4 练习
用74LS138译码器(/八选一数据选择器)、与非门实现两 个两位二进制数的乘法，并用BCD七段显示译码器显 示出来。
MUX D3 D2 D1 D0 Y 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VCC D4 D5 D6 D7 A0 A1 A2
S A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7
EN 0
G
2 0 1 2 3 4 5 6 7
0 7
Y
Y
Y S GND
Y
A1 A0
Y
数据输输端
数据选选端
图3―31 四选一数据选择器框图
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
表3―16 四选一数据选择器的真值表
A1 0 0 1 1
A0 0 1 0 1
Y D0 D1 D2 D3
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
练习1 练习
用3线-8线译码器74138和与非门实现一个一位二进制 全加器。
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
练习2 练习
用2片4位二进制加法器74283和2片4-二选一数据选择 器74157及非门设计一个可控4位二进制加法器/减法器。 当控制端X=0时，实现加法功能；当X=1时，实现减法 功能。
数据 输输 D 端
一一—四一 数 据 分 配 器
D0 D1 数据
输输 D2 端
D3
A1
A0
选选输输端
图3―37 一路-四路数据分配器框图
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
DEMUX A0 A1 A2 1 2 3 4 5 6 7 8 (a) 16 15 14 13 12 11 10 9 VCC
Review（1） （ ）
一、编码器
1.二进制普通编码器 2. 二进制优先编码器 3.8421BCD普通编码器 4. 8421BCD优先编码器（74147） 5. MSI 74148优先编码器及应用（使能端、扩展端、选通 端、低电平有效、反码）
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
I0 I1 I2 I3 I4 I5 I6 I7 I8 I9
8421 BCD
Y0 Y1 Y2 Y3
优 先 编 码 器
图3―7 8421BCD优先编码器的框图
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
表3―4 8421BCD优先编码器的真值表
A0 A1 A2
S1
Y6
S2 S3
BIN/OCT 1 0 2 1 4 2 3 4 & EN 5 6 7 (b)
Y0 Y1 Y2
Y3 Y4 Y5 Y6 Y7
图3―17 74138译码器引脚图和逻辑符号 (a)引脚图;(b)逻辑符号
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
表3―6 三位二进制译码器的真值表
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
A0 A1 A2 A3
二—十 进 制 译 码 器
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9
图3―13 二—十进制译码器的框图
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
图3―10 用两片74148扩展构成的16线-4线优先编码器
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
A0 A1 A2
三 位 二 进 制 译 码 器
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
图3―11 3位二进制译码器的框图
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
表3―9 74138译码器的真值表
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
当
S1 =1,S2 +S3 =0 时,由74138译码器的真值表
可以得到如下输出逻辑表达式:
Y 0 = A 2 + A1 + A 0 = A 2 A1 A 0 = m 0 = M 0 Y1 = A 2 + A1 + A 0 = A 2 A1A 0 = m1 = M 2 Y 2 = A 2 + A1 + A 0 = A 2 A1 A 0 = m 2 = M 3 Y 3 = A 2 + A1 + A 0 = A 2 A1A 0 = m3 = M 3 Y 4 = A 2 + A1 + A 0 = A 2 A1 A 0 = m 4 = M 4 Y 5 = A 2 + A1 + A 0 = A 2 A1A 0 = m5 = M 5 Y 6 = A 2 + A1 + A 0 = A 2 A1 A 0 = m 6 = M 6 Y 7 = A 2 + A1 + A 0 = A 2 A1A 0 = m 7 = M 7
表3―8 BCD-七段显示译码器的真值表
常用组合逻辑电路及MSI MSI组合电路模块的应用 第3章 常用组合逻辑电路及MSI组合电路模块的应用
A0 A1 A2
S3 S2 S1 Y7 GND
1 2 3 4 5 6 7 8 (a)
16 15 14 13 12 11 10 9
VCC
Y0 Y1 Y2 Y3 Y4 Y5
Review（2） （ ）
二、译码器
1. 二进制译码器 2. 二－十进制译码器 3. 显示译码器 4. MSI74138译码器 5. 用MSI译码器实现组合逻辑函数