边界扫描测试技术的原理及其应用

边界扫描测试技术的原理及其应用赵红军1,杨日杰1,崔坤林2,崔旭涛1,王小华1(11海军航空工程学院　山东烟台　264001;21海军驻保定地区航空军事代表室　河北保定　071057)摘　要:边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法,他提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试。

自从1990年2月JTA G 与T EEE 标准化委员会合作提出了“标准测试访问通道与边界扫描结构”的IEEE 1149111990标准以后,边界扫描技术得到了迅速发展和应用。

利用这种技术,不仅能测试集成电路芯片输入 输出管脚的状态,而且能够测试芯片内部工作情况以及直至引线级的断路和短路故障。

对芯片管脚的测试可以提供100%的故障覆盖率,且能实现高精度的故障定位。

同时,大大减少了产品的测试时间,缩短了产品的设计和开发周期。

边界扫描技术克服了传统针床测试技术的缺点,而且测试费用也相对较低。

这在可靠性要求高、排除故障要求时间短的场合非常适用。

特别是在武器装备的系统内置测试和维护测试中具有很好的应用前景。

本文介绍了边界扫描技术的含义、原理、结构,讨论了边界扫描技术的具体应用。

关键词:边界扫描;边界扫描测试技术;印刷电路板;联合测试行动组;集成电路中图分类号:T P 391172 文献标识码:B 文章编号:1004373X (2005)1102005Pr i nc iple and Appl ica tion of Boundary scan Test TechnologyZHAO Hongjun 1,YAN G R ijie 1,CU I Kunlin 2,CU I Xutao 1,WAN G X iaohua 1(11N aval A eronautical Engineering A cade m y ,Yantai ,264001,Ch ina ;21O ffice of N avy R ep resentative in Baoding D istrict ,Baoding ,071057,Ch ina )Abs tra c t :Boundary scan techno logy app lied to the digital integrate circuits is an integrated and standardized m ethod to thep roblem of test 1It p rovides a so luti on to the test of component functi onality ,board interconnecti on and interacti on ,w h ich facilitatesthe debugging of system circuitry 1Since JTA G IEEE Standardizati on Comm ittee p ropo sed j o intly the IEEE 1149111990Stdthestandard T est A ccess Po rt and the Boundary Scan arch itecture ,Boundary Scan techno logy has developed rap idly and has been app lied extensively 1U tilizing th is techno logy w e can no t only test the status of input output p ins of integrate circuit ch i p ,but also test the interi o r functi on and even the fault of dow nlead level turn off and sho rt circuit 1Fo r testing ch i p p ins ,the fault coverage can reach100%,and the fault po siti on can be po siti oned w ith h igh accuracy 1A t the sam e ti m e ,the ti m e of po siti on testing p roducts is reduced greatly ,the design and developm ent cycle is sho rtened 1Boundary Scan techno logy overcom es the defect of traditi onal neilsbed test techno logy ,and the test co st is relatively low er 1T h is techno logy is very suitable fo r the occasi on on w h ich w e need h igh reliability and the sho rt ti m e of eli m inating fault 1E specially th is techno logy w ill have a very good app licati on p ro spect in the In test of w eapons andequi pm ents and in m aintenance test 1In the paper ,theo ry and arch itecture of BST w ill be introduced ,then its app licati on w ill bediscussed 1Ke yw o rds :boundary scan ;boundaryscan test techno logy ;PCB ;JTA G ;I C收稿日期:200412121　概　述随着表面贴装技术的使用,印制电路板(PCB )的密度越来越高,已不易采用传统的针床测试技术。

而增加电路测试点、对复杂电路增加附加的测试电路来进行单独测试等方法只是对传统方法的改进,对提高电路可测性十分有限且通用性较差。

为提高电路和系统的可测试性,1985年菲利浦电子公司首先倡议并联合欧洲、北美和亚洲其他电子设备制造公司组建了联合测试行动组(Jo int T estA cti on Group ,JTA G )。

1990年2月JTA G 与T EEE 标准化委员会合作提出了“标准测试访问通道与边界扫描结构”的IEEE 1149111990标准。

该标准要求在集成电路中加入边界扫描电路。

在板级测试时,可以在模式选择的控制下,构成一条就集成电路边界绕行的移位寄存器链,对板内集成电路的所有引脚进行扫描,通过将测试数据串行输入到该寄存器链的方法,检查发现印刷电路板上的器件焊接故障和板内连接故障,极大地方便了系统电路的调试。

IEEE 114911标准的推广应用引起测试设备和测试系统的重大变革,边界扫描测试技术正日益成为超大规模集成电路的主流测试技术。

边界扫描测试有2大优点:一个是方便芯片的故障定位,迅速准确地测试两个芯片管脚的连接是否可靠,提高测试检验效率;另一个是,具有JTA G 接口的芯片,内置一些预先定义好的功能模式,通过边界扫描通道使芯片处于某个特定的功能模式,以提高系统控制的灵活性和方便系统设计。

2　边界扫描技术的含义边界扫描技术是一种应用于数字集成电路器件的测试性结构设计方法。

所谓“边界”是指测试电路被设置在集成电路器件功能逻辑电路的四周,位于靠近器件输入、输出引脚的边界处。

所谓“扫描”是指连接器件各输入、输出引脚的测试电路实际上是一个串行移位寄存器,这种串行移位寄存器被叫做“扫描路径”,沿着这条路径可输入由“1”和“0”组成的各种编码,对电路进行“扫描”式检测,从输出结果判断其是否正确。

3　边界扫描的硬件结构BST 的核心思想是在芯片管脚和芯片内部逻辑之间,即紧挨元件的每个输入、输出引脚处增加移位寄存器组,在PCB 的测试模式下,寄存器单元在相应的指令作用下,控制输出引脚的状态,读入输入引脚的状态,从而允许用户对PCB 上的互连进行测试。

BST 电路主要包括指令寄存器(I R )、旁路寄存器(BR )、边界扫描寄存器(BSR )和测试访问端口(TA P )控制器。

BST 电路一般采用4线测试总线接口,如图1所示,如果测试信号中有复位信号(nTR ST ),则采用5线测试总线接口。

5个信号分别为:测试数据输入总线(TD I ),测试数据输入至移位寄存器(SR );测试数据输出总线(TDO ),测试数据从SR 移出;测试时钟总线(TCK );测试模式选择总线(TM S ),控制各个测试过程,如选择寄存器、加载数据、形成测试、移出结果等;复位信号总线(TR ST ),低电平有效。

IEEEStd 114911测试总线使用TCK 的2个时钟沿,TM S 和TD I在TCK 的上升沿被采样,TDO 在TCK 的下降沿变化。

图1　BST 电路基本结构311　TA P 控制器TA P 控制器是边界扫描测试的核心控制器。

在TCK和TM S 的控制下,可以选择使用指令寄存器扫描或数据寄存器扫描,以及控制边界扫描测试的各个状态。

TM S 和TD I 是在TCK 的上升沿被采样,TDO 是在TCK 的下降沿变化。

TA P 控制器的状态机如图2所示。

右边是指令寄存器分支,左边是数据寄存器分支。

图2　TA P 控制器状态图其中,TA P 控制器的状态机只有6个稳定状态:测试逻辑复位(T est L ogical R eset )、测试运行 等待(R unT est Idle )、数据寄存器移位(Sh ift DR )、数据寄存器移位暂停(Pause DR )、指令寄存器移位(Sh ift I R )、指令寄存器暂停(Pause I R ):其他状态都不是稳态,而只是暂态。

在上电或I C 正常运行时,必须使TM S 最少持续5个TCK 保持为高电平,则TA P 进入测试逻辑复位态。

这时,TA P 发出复位信号使所有的测试逻辑不影响元件的正常运行。

若需要进行边界扫描测试。

可以在TM S 与TCK 的配合控制下,退出复位,进入边界扫描测试需要的各个状态。

需要测试时,在TM S 和TCK 的控制下,TA P 控制器跳出TL R 状态,从选择数据寄存器扫描(Sh iftDR Scan )或选择指令寄存器扫描(Sh iftI RScan )进入图2所示的各个状态。