边界扫描测试技术(课件)
边界扫描测试技术
IEEE1149.1-1990标准，要求在集成电路中加入边界扫描电路，在板级测试时，可以在主控器的控制下，构成一条在集成电路边界绕行的移位寄存器链，对板内集成电路的所有引脚进行扫描，通过将测试数据串行输入到该寄存器链的方法，检查发现PCB上的器件焊接故障和板内连接故障。
IEEE1149.1定义了边界扫描器件的四线测试访问端口（TAP）：TDI、TDO、TCK、TMS，常称为JTAG接口。
TDI（测试数据输入）、TDO（测试数据输出）、TCK（测试时钟）、TMS （测试模式选择）。
TAP控制器支持的几种测试模式：外测试，内测时，运行测试等等。
具有边界扫描功能器件的每一个引脚都与一个串行移位寄存器（SSR）的单元相接，称为边界扫描单元。
边界扫描单元连在一起构成一个移位寄存器链，用于控制和检测器件引脚。
IEEE1149.1标准测试结构：TAP、TAP控制器、指令寄存器和数据寄存器。
TAP控制器由TCK和TMS控制。
在测试逻辑内部，一系列边界扫描指令寄存器以及解码逻辑处于TAP控制器控制之下，并将TDI信号经过可控的延迟之后从TDO输出。
指令寄存器用于设置数据寄存器(Data Register)的工作模式。
有两种数据寄存器必须存在，一是旁路寄存器（Bypass Register），而是边界寄存器(Boundary Register)。
TAP控制器：包含16个状态的有限状态机，由TCK上升沿采样的TMS状态来控制。
指令寄存器：指令寄存器由串行移位寄存器和并行锁存寄存器组成，长度等于器件边界扫描测试指令的长度。
指令寄存器的行为由TAP控制器的状态决定，根据移入指令的内容将某一数据寄存器连接到TDI和TDO之间。
在进行测试操作时，测试指令首先经TDI移入指令寄存器，然后送入指令锁存器，最后TAP控制器将锁存器中的指令译码后，配合其输出信号来控制其它扫描逻辑。
数据寄存器：1.旁路寄存器不需要并行锁存寄存器，且长度只由1位。
10JTAG边界扫描测试
© 2011 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified astrademarks or service marks are the property of their respective holders as described at /common/legal.html . Altera warrants performance of itssemiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes to any products andservices at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or servicedescribed herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services.Cyclone IV 器件手册，卷12011年11月SubscribeISO 9001:2008 Registered 10.Cyclone IV 器件的JTAG 边界扫描测试本章介绍了Cyclone ®IV 器件所支持的边界扫描测试(BST)功能。
边界扫描测试原理和应用
IEEE-1532=> In-System-Programming
Conclusion
Intelligent Boundary Scan Solutions®
• IEEE 1532 can be used for programming of
BScan Basics
Boundary Scan Test測試之功能
Intelligent Boundary Scan Solutions®
<1> 元件之誤插接及臨近元件的短路測試
<2> 外界電路與元件間之輸入/輸出信號監視
<3> 元件間之互接測試(Interconnecting Test)
<4> 可測試BGA元件之開路與短路作測試
BScan Basics
Intelligent Boundary Scan Solutions®
Boundary Scan Test測試之原理(二)
若PCB印刷基板採用BScan測試相容元件時， 最多僅需5條(通常為4條)之專用線，即可測試:
1. Test Data In 2. Test Data Out (TDI ) (TDO)
• IEEE-1149.5=> system level test • IEEE-1149.6=> Differential & AC coupled
networks
• IEEE-1532
10/16/2018
=> In-System-Programming
BScan Basics No. 3
Intelligent Boundary Scan Solutions®
边界扫描测试技术原理
3 测测文文
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
课程目录
4 主边应尽(ICT)
4.1 TAPIT 4.2 BICT 4.3 VIT 4.4 VCCT 4.5 边边扫扫（Intest）测测 4.9 PLD如如
5 JTAG菊接下接设设设设
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
0 0
0
0
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
TAP控制器 2.5 TAP控制器
TAP件件边口16-states接且的也也通 TAP件件边接也也器TCK接内在沿的输 TAP 件件边器内下只通输也也可只也也 Shift-IR state边边IR，TDO输输且输 Shift-DR state边边DR，TDO输输且输 其厂也也下TDO 输输内输
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
使用JTAG JTAG的好处 1.2 使用JTAG的好处
缩可缩缩缩缩只器 降降测测连夹 必时缩缩应量减可提可 降降PCB连夹
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
2.1 边界扫描器件的结构
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
2.2 边界扫描器件的结构
Data Registers
Design-Spec. Reg. Device-ID Reg.
TDO TDI TRST* TMS TCK
BS Register
边界扫描
边界扫描背景:早在1985年，几家欧洲的厂商为解决高复杂度IC的测试问题，成立了一个JETAG（Joint European Test Action Group）的组织。
稍后，包含HP（Hewlett Packard）及一些美商公司亦加入了这个组织，该组织更名为JTAG（Joint Test Action Group）。
JTAG发展了BOUNDARY-SCAN 的技术，并于1989年将BOUNDARY-SCAN 的JTAG Rev 2.0 版，移转给电机电子工程师协会（Institute Electrical and Electronic Engineers, IEEE），并于1990年成为IEEE Standard1149.1-1990。
定义:边界扫描技术是一种应用于数字集成电路器件的测试性结构设计方法。
所谓“边界”是指测试电路被设置在IC器件逻辑功能电路的四周，位于靠近器件输入、输出引脚的边界处。
所谓“扫描”是指连接器件各输入、输出引脚的测试电路实际上是一组串行移位寄存器，这种串行移位寄存器被叫做“扫描路径”，沿着这条路径可输入由“0” 和“1”组成的各种编码，对电路进行“扫描”式检测，从输出结果判断其是否正确。
结构:引脚:寄存器:1指令寄存器:用来决定是否进行扫描测试和访问数据寄存器操作。
2旁路寄存器:旁路寄存器只有1位，它提供了一条从TDI到TDO之间的最短通道。
当选择了旁路寄存器，实际上没有执行边界扫描测试，它的作用是为了缩短扫描路径，将不需要测试的数据寄存器旁路掉，以减少不必要的扫描时间。
3边界扫描寄存器边界扫描寄存器由大量置于集成电路输入输出引脚附近的边界扫描单元组成。
边界扫描单元首尾相连构成一个串行移位寄存器链，它使用TDI引脚作为输入，TDO引脚作为输出。
在测试时钟TCK的作用下，从TDI加入的数据可以在边界扫描寄存器中进行移动扫描。
设计人员可用边界扫描寄存器来测试外部引脚的连接，或是在器件运行时捕获内部数据。
Boundary scan
什么是boundary scan?边界扫描(Boundary scan )是一项测试技术，是在传统的在线测试不在适应大规模，高集成电路测试的情况下而提出的，就是在IC设计的过程中在IC的内部逻辑和每个器件引脚间放置移位寄存器(shift register).每个移位寄存器叫做一个CELL。
这些CELL准许你去控制和观察每个输入/输出引脚的状态。
当这些CELL连在一起就形成了一个数据寄存器链(data register chain),我门叫它边界寄存器(boundaryregister)。
除了上面的移位寄存器外，在IC上还集成测试访问端口控制器 (TAP controller),指令寄存器(Instruction register)对边界扫描的指令进行解码以便执行各种测试功能。
旁路寄存器(bypass register)提供一个最短的测试通路。
另外可能还会有IDCODE register和其它符合标准的用户特殊寄存器。
下图是一个典型的具有边界扫描功能的IC。
边界扫描器件典型特征及边界扫描测试信号的构成。
如果一个器件是边界扫描器件它一定有下面5个信号中的前四个：1．TDI (测试数据输入)2．TDO (侧试数据输出)3．TMS (测试模式选择输入)4．TCK (测试时钟输入)5．TRST (测试复位输入，这个信号是可选的)测试访问端口控制器(TAP controller)TMS，TCK，TRST构成了边界扫描的测试访问端口控制器(TAP controller)。
TAP (the test access port)是一个通用的端口，用来引入控制信号到边界扫描器件(TCK,TMS,TRST*)并且为边界扫描提供串行的输入，输出信号(TDI,TDO)TAP controller是一个16位的状态机，可以通过TMS(test mode selection)和TCK(test clock input)对TAP controller进行编程控制它的状态，TAP controller控制进入指令寄存器(instruction register)和数据寄存器(data register)数据流。
Boundray scan技术原理
1边界扫描测试技术原理2.边界扫描指令集Extest指令--强制指令用于芯片外部测试，如互连测试测试模式下的输出管脚，由BSC update锁存驱动BSC scan锁存捕获的输入数据移位操作，可以从TDI输入测试激励，并从TDO观察测试响应。
在移位操作后，新的测试激励存储到BSC的update锁存原先EXTEST指令是强制为全“0”的，在IEEE 1149.1—2001中，这条强制取消了。
选择边界扫描寄存器连通TDI和TDO。
在这种指令下，可以通过边界扫描输出单元来驱动测试信号至其他边界扫描芯片，以及通过边界扫描输入单元来从其他边界扫描芯片接受测试信号。
EXTEST指令是IEEE 1149.1标准的核心所在，在边界扫描测试中的互连测试（interconnect test）就是基于这个指令的。
Sample/Preload指令编辑Sample/Preload指令--强制指令在进入测试模式前对BSC进行预装载输入输出管脚可正常操作输入管脚数据和内核输出数据装载到BSC的scan锁存中。
移位操作，可以从TDI输入测试激励，并从TDO观察测试响应。
在移位操作后，新的测试激励存储到BSC的update锁存。
原先这两个指令是合在一起的，在IEEE 1149.1--2001中这两个指令分开了，分成一个SAMPLE指令，一个PRELOAD指令。
选择SAMPLE/PRELOAD指令时，IC工作在正常工作模式，也就是说对IC的操作不影响IC的正常工作。
选择边界扫描寄存器连通TDI和TDO。
SAMPLE指令---通过数据扫描操作（Data Scan）来访问边界扫描寄存器，以及对进入和离开IC的数据进行采样。
PRELOAD指令---在进入EXTEST指令之前对边界扫描寄存器进行数据加载。
Bypass指令编辑Bypass指令--强制指令提供穿透芯片的最短通路。
输入输出管脚可正常操作选择一位的旁路（Bypass）寄存器强制全为1和未定义的指令为Bypass指令BYPASS指令为全“1”。
边界扫描技术
Boundary Scan IC
T800FV 边界扫描
• ID Code: To show the ID Code of the Boundary Scan IC
Boundary Scan Test
T800FV 边界扫描
• Device Name: To set device name • Load BSDL: To Load the BSDL File of the
Boundary Scan IC • File Path: Active IC: To Enable the
• BS 测试可包括连接器
JTAG 完整结构ຫໍສະໝຸດ Test Data Input TDI
Core Logic
Internal Scan
Bypass ID Register Instruction Register
TAP Controller
TDO Test Data Output
TCK TMS TRST (Optional)
T800FV 边界扫描
• Data Bit: To show the data bit of the Boundary Scan IC
• Interconnection Table: To set the interconnection between boundary scan ICs on the UUT
边界扫描简介
BY:SUNNY MOK
可测性设计
• 由于线路越来越复杂，大型的IC要做全功能测试 的可能性越来越低（因全功能检查时间太长）
边界扫描测试方法
边界扫描测试方法
嘿，咱今儿来聊聊边界扫描测试方法呀！这玩意儿可神奇啦，就像是给电子设备做了一次全面又精细的体检。
你想啊，一个电子设备里面那么多复杂的电路和元器件，就好像是一个庞大的迷宫。
那怎么才能知道这个迷宫里有没有问题呢？边界扫描测试方法就派上用场啦！它就像是一个超级侦探，能一点点地去排查每一个角落。
它是通过在芯片的边界上设置一些特殊的引脚来实现的。
这些引脚就像是一个个小眼睛，能观察到芯片内部的情况。
比如说，它可以检测芯片之间的连接是否正常，有没有短路或者开路的情况。
这多重要啊，要是连接有问题，那整个设备不就乱套啦！
而且哦，边界扫描测试方法还特别灵活。
它可以根据不同的需求和情况，进行各种不同的测试。
就好像你有一套工具，你可以根据要修的东西不同，选择不同的工具来干活儿。
它还能帮助我们在生产过程中及时发现问题。
你想想，要是生产了一大批产品，最后才发现有问题，那得多麻烦，多浪费啊！但有了边界扫描测试方法，就能早早地把问题揪出来，及时解决，多省心啊！
这就好比是我们出门前要照照镜子，看看自己有没有穿戴整齐。
边界扫描测试方法就是给电子设备照镜子，确保它们能以最好的状态工作。
它还能提高设备的可靠性呢！就像我们锻炼身体，让自己更强壮，不容易生病一样。
通过边界扫描测试，能让设备更稳定地运行，减少出故障的概率。
咱再想想，要是没有这个方法，那电子设备出问题了可咋办？那可就像没头苍蝇一样，不知道从哪儿开始找问题啦！所以说，边界扫描测试方法真的是太重要啦！它是电子设备领域的好帮手，是保障设备正常运行的关键一环啊！大家可千万别小瞧了它哟！。
边界扫描测试技术(04-100)
边界扫描测试技术(04-100)
最近出现的系统级接口器件，为设计人员把用于制造测试的边界扫描测试从板级扩展到系统级提供了灵活条件。
扩展到系统级的基础结构是提供单点接入到多扫描链，以支持隔离的诊断能力。
这可以用于CPLD和FPGA系统内配置的最佳化，以及编程闪存时存储器读/写周期的最佳化。
它也支持板到板内连测试(用于背投内连失效诊断)到端口连接器引脚级。
另一个优点是在产品装运前提供系统测试，这包括固件检验和简化固件更新。
扩展边界扫描到系统级提供执行嵌入式测试结构(即器件级BIST)的基础结构，这可在EPGA、ASIC和SoC中实现。
另外，它提供单点接入能力来支持环境重点测试和精确的引脚级诊断。
拓扑结构
选择边界扫描系统结构对于路由TAP测试接入端口是重要的，并将确定选择哪些系统级器件。
有三种主要的TAP路由方式：ring(环状)star(星状)multi- drop(多分接)
当然，多分接方式是最广泛用于可靠系统控制的。
在这种方式中，5个主要的IEEE1149.1测试接入信号(TCK，TMS，TDI，TDD，TEST)并联连接到系统配置的所有背板槽中。
多分接配置中的每个槽都有一个专门的地址，槽地址多达64/128个专门地址，通常，这些地址在背板中用硬线连接(见图1)
通过总体扫描链的TDI信号线，广播每个板的专门背板地址来接入系统中的每块板。
对应于广播地址的置于槽中的板，将唤醒并允许接入到本地扫描。
可测试性设计的边界扫描法.ppt
边界扫描法
学习目标
教学 目标
设计原则 硬件设计 基本测试
设计原则
①每个寄存器都可输入数据，也可输出数据 ②所有寄存器可连接成一个移位寄存器
设计原则
硬件设计
①测试存取通道（TAP） ②TAP控制器 ③指令寄存器（IR） ④测试数据寄存器组（TDR）
逻辑电路
测试数据寄存器(TDR) 多
2、硬件设计：
①测试存取通道（TAP）；②TAP控制器； ③指令寄存器（IR）；④测试数据寄存器组（TDR）；
3、基本测试：
①测试核心逻辑；②测试连线；③测试芯片；
路
指令寄存器(IR) 选
择
TAP 控制器
器
测试存取通道(TAP)
TDI TCK
TMS TDO
基本测试
①测试核心逻辑 ②测试核心逻辑间的连线 ③测试由多个核心逻辑组成的芯片
工作方式
①内部测试方式 ②外部测试方式 ③采样测试方式 ④电路板正常工作方式
知识小结
1、设计原则：
在核心逻辑电路的输入输出端都增加一个寄存器；
边界扫描技术
标准边界扫描结构
测试存取口（TAP）
• • • • • • 由四个专用引脚组成: 测试数据输入(Test Data In TD I) 测试数据输出(Test Data Out TDO ) 测试模式选择(Test Mode Select TM S ) 测试时钟(Test Clock TCK )。 (另有一个TRST* 为可选)
BSDL语言
• BSDL语言是硬件描述语言的一个子集，可以用 来对边界扫描器件的边界扫描特性进行描述， 主要用来沟通边界扫描器件厂商、用户与测试 工具之间的联系。 • 其应用包括：厂商将BSDL文件作为边界扫描器 件的一部分提供给用户；BSDL文件为自动测试 图形生成（ATPG）工具测试特定的电路板提供 相关信息；在BSDL的支持下生成由IEEE1149.1 标准定义的测试逻辑。 • 现在，BSDL语言已经正式成为IEEE1149.1标准 文件的附件。
边界扫描工作方式
• • • • 内部测试方式 外部测试方式 采样测试方式 电路板正常工作方式
外部测试原理
• 边界扫描外部测试是完成对电路板上的互 连故障进行测试诊断，基本思想是在靠近 器件的输入输出管脚处增加一个移位寄存 器单元。在测试期间，这些寄存器单元用 于控制输入管脚的状态（高或低），并读 输出管脚的状态，利用这种基本思想可以 测试出电路板中器件互连的正确性。在正 常工作期间，这些附加的移位寄存器单元 是“透明” 的，不影响电路板的正常工作。
N输入/N输出系统
一般N输入/N输出系统静态系统
• 上述过程可以通过一个简单线性方程：
Y=D X
其中，X和Y分别代表输入和输出矩阵，D为 系统特征矩阵。 系统的故障诊断问题转化为已知Y和X矩阵求 D的辨识问题，即：矩阵求逆过程。
用边界扫描技术检测非边扫器件
用边界扫描技术检测非边扫器件I. 引言- 简述非边扫描器件的概念及应用背景- 阐述目前检测非边扫描器件所面临的困难和挑战II. 综述边界扫描技术- 介绍边界扫描技术的基本原理和特点- 讨论边界扫描技术在检测集成电路中的应用情况III. 基于边界扫描技术的非边扫描器件检测方案- 提出基于边界扫描技术的非边扫描器件检测方案- 阐述该方案的实现方法IV. 方案实验与结果分析- 设计实验样本集并进行实验测试- 分析实验结果，评估方案的检测能力和鲁棒性V. 结论- 总结该非边扫描器件检测方案的优势和局限性- 展望该方案在未来的应用前景及发展方向附：参考文献边界扫描技术是针对数字集成电路（Integrated Circuit，IC）的一种测试技术。
随着集成电路技术的飞速发展，集成度逐渐提高，而集成度的提高也意味着芯片的复杂度将会不断增加，测试成为设计和制造中的核心问题之一。
因此，边界扫描技术应运而生，被广泛应用于芯片测试、故障定位等领域。
其主要原理是在芯片电路的边缘添加额外的控制逻辑，使得这些逻辑可以通过扫描链(SCAN Chain)或者测试向量实现对芯片中部的逻辑单元（logic cell）的任意访问，从而实现对芯片进行完整测试和故障检测。
目前，边界扫描技术已经成为了集成电路测试领域的主流技术之一。
边界扫描技术最初是用于边缘所处的测试程序，常被称为Boundary-Scan，后来不断发展，并广泛应用于各种汽车、飞机、医疗等电子器件的测试中。
据统计，目前已经有超过90%的现代器件集成了边界扫描技术。
此外，随着数字系统的迅速变化，复杂性越来越高，加上我们要减少设计调试的时间，遇到放大比赛技术上的小问题也可能成为一场惨痛的经验，因此边界扫描技术也可以用于故障诊断和电路分析的方面。
但是，在实际应用中，边界扫描技术仅适用于带有边缘扫描逻辑的芯片。
而对于一些没有边缘扫描逻辑的非边缘扫描器件，如异步逻辑、多级管脚等，传统的边缘扫描技术往往无法应用。
边界扫描（boundaryscan）
边界扫描（boundaryscan）边界扫描(Boundary scan )是⼀项测试技术，是在传统的在线测试不在适应⼤规模，⾼集成电路测试的情况下⽽提出的，就是在IC设计的过程中在IC的内部逻辑和每个器件引脚间放置移位寄存器(shift register).每个移位寄存器叫做⼀个CELL。
这些CELL准许你去控制和观察每个输⼊/输出引脚的状态。
当这些CELL连在⼀起就形成了⼀个数据寄存器链(Data Register Chain)，我们叫它边界寄存器(Boundary Register)。
除了上⾯的移位寄存器外，在IC上还集成测试访问端⼝控制器 (TAP controller)，指令寄存器(Instruction Register)对边界扫描的指令进⾏解码以便执⾏各种测试功能。
旁路寄存器(bypass register)提供⼀个最短的测试通路。
另外可能还会有IDCODE register和其它符合标准的⽤户特殊寄存器。
边界扫描器件典型特征及边界扫描测试信号的构成。
如果⼀个器件是边界扫描器件它⼀定有下⾯5个信号中的前四个：1．TDI (测试数据输⼊)2．TDO (侧试数据输出)3．TMS (测试模式选择输⼊)4．TCK (测试时钟输⼊)5．TRST (测试复位输⼊，Optional)TMS，TCK，TRST构成了边界扫描测试端⼝控制器(TAP controller)，它负责测试信号指令的输⼊，输出，指令解码等，TAP controller是⼀个16位的状态机，边界扫描测试的每个环节都由它来控制。
在后续的⽂章中还会向⼤家介绍边界扫描的其它⽅⾯。
边界扫描为开发⼈员缩短开发周期，并且提供良好的覆盖率和诊断信息。
在不了解IC内部逻辑的情况下快速的开发出优秀的测试程序。
在未来的测试领域，边界扫描将会得到⼴泛的应⽤。
边界扫描测试发展于上个世纪90年代，随着⼤规模集成电路的出现，印制电路板制造⼯艺向⼩，微，薄发展，传统的ICT 测试已经没有办法满⾜这类产品的测试要求。
镜头边界检测PPT课件
I.简介
• 镜头边界分为两类：切换和渐变
渐变又分为：溶解、换扫、淡入、淡出
现阶段主要研究为渐变检测
现阶段研究镜头边界检测存在的主要问题：
1. 现阶段的研究跟不上镜头边界检测技术的需求 2. 现阶段许多方法的效果没有统一的评价标准
I.简介
• 文章的主要内容
1. The Section II ：SBD架构
2.换扫：两个镜头通过换扫转换时，存在“时空片”使两部分的内容同 时存在时空片上，通过寻找时空片将而分开两个镜头。
3.溶解：（1）基于给定溶解类型，通过判断帧是不是符合溶解类型找出 溶解帧，从而分辨两个镜头；（2）再溶解开始时，像素的强度在溶 解达到中间时最小。通过找像素曲线的最小值 找到溶解帧，从而分辨 两个镜头。
II.SBD架构
连续值的分辨
通过建立分辨连续性的数学模型，产生自适应的分辨器， 设立阈值完成镜头边界检测。
II.SBD架构
B.架构中存在的主要问题 1.渐变镜头的检测 2.突变光变化的干扰 3.大对象/摄像机运动的干扰
III.现有SBD技术的分析
A.基于可是内容描述的方法 1. 基于像素的方法
B.结果的比较
VI.总结及展望
文章总结
1. 提出了普遍适用的SBD架构 2. 对现有SDB技术的分析 3. 提出了一个基于图像分割模型的SBD系统 4. 基于实验平台TRECVID的实验检测提出系统的有效性
• 展望
1. 与CBIR(content-based image retrieval)等问题在方法上有通 用性
优点：简单，灵敏性强 缺点：对于局部和整体的运动敏感 改进：色柱状图法，块匹配法 2.基于边缘变化率法 优点：对于光线改变引起的变化不敏感 缺点：繁琐，计算量大
边界测试技术原理
4.7 边界扫描的主要应用－VCCT
4.8 边界扫描的主要应用－VCCT
VCCT:Virtual Component Cluster Test
4.10 边界扫描的主要应用－PPT
PPT:Parallel Port Test
通 过 计 算 机 并 口 进 行 BS测 试 ， 不 需 要 其 他 任 何 设 备 可 以 测 试 到 5种 类 型 的 网 络 ： 纯 粹 的 BS器 件 之 间 的 网 络 （ VIT） ； VC C T的 网 络 ； 上 下 拉 的 网 络 ； 有 测 试 点 的 网 络 ； TAP 口 的 网 络 。
5.1 边界扫描设计规范
JTAG 管脚上下拉须符合规 范，且都有测试点。 尽可能使用 2× 5PIN 插 座。 尽可能连成一条菊花链。 应能保证菊花链的信号质 量。 DKBA01-200101-010 《 JTAG 接口电路设计规 范》 DKBA3551-2001.08 《 ICT 可测性设计规范》
0 0
0
0
2.5 TAP控制器
TAP 控 制 器 是 16-states 的 有 限 状 态 机 TAP 控 制 器 的 状 态 在 TCK 的 上 升 沿 变 化 TAP 控 制 器 在 上 电 时 进 入 逻 辑 复 位 状 态 Shift-IR state 扫 描 IR ， TDO 输 出 有 效 Shift-DR state 扫 描 DR ， TDO 输 出 有 效 其 它 状 态 下 TDO 输 出 无 效
3.4 BYPASS指令的执行
边缘检测技术探测盐丘边界26页PPT
56、死去何所道，托体同山阿。 57、春秋多佳日，登高赋新诗。 58、种豆南山下，草盛豆苗稀。晨兴 理荒秽 ，带月 荷锄归 。道狭 草木长 ，夕露 沾我衣 。衣沾 不足惜 ，但使 愿无违 。 59、相见无杂言，但道桑麻长。 60、迢迢新秋夕，亭亭月将圆。
56、书不仅是生活，而且是现在、过 去和未 来文化 生活的 源泉。 ——库 法耶夫 57、生命不可能有两次，但许多人连一 次也不 善于度 过。— —吕凯 特 58、问渠哪得清如许，为有源头活水来 。—— 朱熹 59、我的努力求学没有得到别的好处， 只不过 是愈来 愈发觉 自己的 无知。 ——笛 卡儿
拉
60、生活的道路一旦选定，就要勇敢地 走到底 ，决不 回头。 ——左பைடு நூலகம்
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
边界扫描技术是一种应用于数字集成电路器件的测试性结 构设计方法。所谓“边界”是指测试电路被设置在IC器件逻辑 功能电路的四周，位于靠近器件输入、输出引脚的边界处。所 谓“扫描”是指连接器件各输入、输出引脚的测试电路实际上 是一组串行移位寄存器，这种串行移位寄存器被叫做“扫描路 径”，沿着这条路径可输入由“0” 和“ 1”组成的各种编码， 对电路进行“扫描”式检测，从输出结果判断其是否正确。
11
在暂停状态，数 据移位暂时终止，可 以对数据寄存器或指 令寄存器重新加载测 试向量。 在更新状态，移 入扫描通道的数据被 输出。 从暂停状态出来， 通过跳出2状态可以再 次进入移位状态，或 者经过更新状态回到 运行测试/等待状态。
12ห้องสมุดไป่ตู้
8.5 BST操作控制
指令模式: 模 式 指 令 (FLEX10K) 说 明
测试逻辑复位 六
个
稳 定 状 态
测试运行/等待 数据寄存器移位 指令寄存器移位 数据寄存器 移位暂停 指令寄存器 移位暂停
9
（1）进入复位状态
在上电或 IC正常运行时，必须使 TMS最少持续 5 个TCK 周期保持为高电平，或者TRST引脚保持低电平，TAP才能进 入测试逻辑复位状态。这时， TAP发出复位信号使所有的测 试逻辑不影响元件的正常运行。
抽样/预加载 器件正常工作时允许“快拍” (SAMPLE/PR 抽样/预加载 0001010101 待捕获和待考察的引脚信号。 ELOAD) 外测试 (EXTEST) 旁 路 （BYPASS) 用户码 (UESCODE) ID 码 (IDCODE)
8.4 BST电路结构
BST的核心思想是在芯片管脚和芯片内部 逻辑之间，即紧挨元件的每个输入、输出引脚 处增加移位寄存器组，在测试模式下，寄存器 单元在相应的指令作用下，控制输出引脚的状 态，读入输入引脚的状态，从而允许用户对 PCB上的互连进行测试。
指令寄存器(包括译码器) 数据寄存器
测试访问端口(TAP)控制器
1
8.3 BST方法
边界扫描测试是通过在芯片的每个 I/O引脚附加一个边界扫描 单元(BSC—Boundray Scan Cell)以及一些附加的测试控制逻辑实现 的。BSC主要是由一些寄存器组成的。每个BSC有两个数据通道： 测试数据通道和正常数据通道。
核心 逻辑
边界扫描单元BSC的连接图
在正常工作状态：输入和输出数据可以自由通过每个 BSC，正 常工作数据从NDI进，从NDO出。在测试状态，可以选择数据流动 的通道：对于输入的 IC管脚，可以选择从 NDI或从 TDI输入数据； 对于输出的IC管脚，可以选择从BSC输出数据至NDO，也可以选择 2 从BSC输出数据至TDO。
TRST 测试复位输入 低电平有效，用于初始化或复位BST电路。
6
8.4.1 BST寄存器单元
（1）指令寄存器 用来决定是否进行扫描测试和访问数据寄存器操作。 （2）旁路寄存器 旁路寄存器只有1位，它提供了一条从TDI到TDO之间的 最短通道。当选择了旁路寄存器，实际上没有执行边界扫描 测试，它的作用是为了缩短扫描路径，将不需要测试的数据 寄存器旁路掉，以减少不必要的扫描时间。 （3）边界扫描寄存器 边界扫描寄存器由大量置于集成电路输入输出引脚附近的 边界扫描单元组成。边界扫描单元首尾相连构成一个串行移位 寄存器链，它使用TDI引脚作为输入，TDO引脚作为输出。在 测试时钟TCK的作用下，从TDI加入的数据可以在边界扫描寄 存器中进行移动扫描。 设计人员可用边界扫描寄存器来测试 外部引脚的连接，或是在器件运行时捕获内部数据。 7
边界扫描单元能够迫使逻辑追踪引脚信号，也能从引脚或 器件核心逻辑信号中捕获数据。强行加入的测试数据串行地移 入边界扫描单元，捕获的数据串行移出。
核心 逻辑
边界扫描单元BSC的连接图
3
边界扫描测试应用示意图
为了测试两个 JTAG 设备的连接，首先将 JTAG 设备 1 的某 个输出测试脚的 BSC 置为高或低电平，输出至 NDO ，然后让 JTAG设备2的输入测试脚来捕获从管脚输入的 NDI 值，再通过 测试数据通道将捕获到的数据输出至 TDO，对比测试结果即可 快速准确地判断这两脚是否连接可靠。 4
（2）进入边界扫描测试状态
若要进行边界扫描测试，可以在 TMS与TCK的配合控制 下退出复位，进入边界扫描测试所需的各个状态。 在 TMS和 TCK 的控制下， TAP控制器跳出测试逻辑复位 状态，从选择数据寄存器扫描 (Select-DR-Scan) 或选择指令寄 存器扫描 (Select-IR-Scan) 进入扫描测试的各个状态。数据寄 存器扫描和指令寄存器扫描两个模块的功能类似。
10
进入每个模块的第 一步是捕捉数据，对于 数据寄存器，在捕捉状 态把数据并行加载到相 应的串行数据通道中； 对指令寄存器则是把指 令信息捕捉到指令寄存 器中。 TAP控制器从捕捉状态 既可进入移位状态，也可 进入跳出 1状态。通常，捕 捉状态后紧跟移位状态， 数据在寄存器中移位。 在移位状态之后， TAP 控制器通过跳出 1 状态可进 入更新状态，也可进入暂 停状态。
TAP—Test Access Port
5
BST电路一般采用4线测试接口，若测试信号中有复位 信号，则采用5线测试接口。这5个信号的引脚名称及含义 如下表。 引脚
TDI
名
称
功
能
指令和测试编程数据的串行输入引脚。数据 在TCK的上升沿移入。 指令和测试编程数据的串行输出引脚，数据 TDO 测试数据输出 在TCK的下降沿移出。如果数据没有正在移 出，该引脚处于三态。 该输入引脚是一个控制信号，它决定 TAP 控 TMS 测试模式选择 制器的转换。TMS必须在TCK的上升沿之前 建立，在用户状态下TMS应是高电平。 时钟输入到BST电路，一些操作发生在上升 TCK 测试时钟输入 沿，而另一些发生在下降沿。 测试数据输入
8.4.2 TAP控制器
TAP控制器是边界扫描测试的核心，它是一个具有16个状 态的状态机。在TCK的上升沿，TAP控制器利用TMS引脚控制 器件中的边界扫描操作，可以选择使用指令寄存器扫描或数据 寄存器扫描，以及控制边界扫描测试进行状态转换。 TAP控制器的状态图如下。
8
数据寄存器分支
指令寄存器分支