边界扫描测试技术
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
10
进入每个模块的第 一步是捕捉数据，对于 数据寄存器，在捕捉状 态把数据并行加载到相 应的串行数据通道中； 对指令寄存器则是把指 令信息捕捉到指令寄存 器中。
TAP控制器从捕捉状态 既可进入移位状态，也可 进入跳出1状态。通常，捕 捉状态后紧跟移位状态， 数据在寄存器中移位。
在 移 位 状 态 之 后 ， TAP
TAP—Test Access Port 5
BST电路一般采用4线测试接口，若测试信号中有复位 信号，则采用5线测试接口。这5个信号的引脚名称及含义 如下表。
引脚 名 称
功
能
TDI
测试数据输入
指令和测试编程数据的串行输入引脚。数据 在TCK的上升沿移入。
指令和测试编程数据的串行输出引脚，数据 TDO 测试数据输出 在TCK的下降沿移出。如果数据没有正在移
（2）进入边界扫描测试状态
若要进行边界扫描测试，可以在TMS与TCK的配合控制 下退出复位，进入边界扫描测试所需的各个状态。
在TMS和TCK的控制下，TAP控制器跳出测试逻辑复位 状态，从选择数据寄存器扫描(Select-DR-Scan)或选择指令寄 存器扫描(Select-IR-Scan)进入扫描测试的各个状态。数据寄 存器扫描和指令寄存器扫描两个模块的功能类似。
常工作数据从NDI进，从NDO出。在测试状态，可以选择数据流动
的通道：对于输入的IC管脚，可以选择从NDI或从TDI输入数据；
对于输出的IC管脚，可以选择O。
2
边界扫描单元能够迫使逻辑追踪引脚信号，也能从引脚或 器件核心逻辑信号中捕获数据。强行加入的测试数据串行地移 入边界扫描单元，捕获的数据串行移出。
（3）边界扫描寄存器
边界扫描寄存器由大量置于集成电路输入输出引脚附近的
边界扫描单元组成。边界扫描单元首尾相连构成一个串行移位
寄存器链，它使用TDI引脚作为输入，TDO引脚作为输出。在
测试时钟TCK的作用下，从TDI加入的数据可以在边界扫描寄
存器中进行移动扫描。 设计人员可用边界扫描寄存器来测试
外部引脚的连接，或是在器件运行时捕获内部数据。
核心 逻辑
边界扫描单元BSC的连接图
3
边界扫描测试应用示意图
为了测试两个JTAG设备的连接，首先将JTAG设备1的某
个 输 出 测 试 脚 的 BSC 置 为 高 或 低 电 平 ， 输 出 至 NDO ， 然 后 让
JTAG设备2的输入测试脚来捕获从管脚输入的NDI值，再通过
测试数据通道将捕获到的数据输出至TDO，对比测试结果即可
指令模式: 抽样/预加载
指令 模式
(FLEX10K)
说明
(SAMPLE/PR ELOAD)
抽样/预加载
0001010101
器件正常工作时允许“快拍” 待捕获和待考察的引脚信号。
外测试 (EXTEST)
旁路 （BYPASS)
出，该引脚处于三态。
该输入引脚是一个控制信号，它决定TAP控 TMS 测试模式选择 制器的转换。TMS必须在TCK的上升沿之前
建立，在用户状态下TMS应是高电平。
TCK
测试时钟输入
时钟输入到BST电路，一些操作发生在上升 沿，而另一些发生在下降沿。
TRST 测试复位输入 低电平有效，用于初始化或复位BST电路。
控制器通过跳出1状态可进
入更新状态，也可进入暂
停状态。
11
在暂停状态，数 据移位暂时终止，可 以对数据寄存器或指 令寄存器重新加载测 试向量。
在更新状态，移 入扫描通道的数据被 输出。
从暂停状态出来， 通过跳出2状态可以再 次进入移位状态，或 者经过更新状态回到 运行测试/等待状态。
12
8.5 BST操作控制
6
8.4.1 BST寄存器单元
（1）指令寄存器 用来决定是否进行扫描测试和访问数据寄存器操作。
（2）旁路寄存器
旁路寄存器只有1位，它提供了一条从TDI到TDO之间的 最短通道。当选择了旁路寄存器，实际上没有执行边界扫描 测试，它的作用是为了缩短扫描路径，将不需要测试的数据 寄存器旁路掉，以减少不必要的扫描时间。
测试逻辑复位 六 测试运行/等待 个
数据寄存器移位 稳
指令寄存器移位 定 状 数据寄存器
移位暂停 态
指令寄存器 移位暂停
9
（1）进入复位状态
在上电或IC正常运行时，必须使TMS最少持续5个TCK 周期保持为高电平，或者TRST引脚保持低电平，TAP才能进 入测试逻辑复位状态。这时，TAP发出复位信号使所有的测 试逻辑不影响元件的正常运行。
1
8.3 BST方法
边界扫描测试是通过在芯片的每个I/O引脚附加一个边界扫描 单元(BSC—Boundray Scan Cell)以及一些附加的测试控制逻辑实现 的。BSC主要是由一些寄存器组成的。每个BSC有两个数据通道： 测试数据通道和正常数据通道。
核心 逻辑
边界扫描单元BSC的连接图
在正常工作状态：输入和输出数据可以自由通过每个BSC，正
快速准确地判断这两脚是否连接可靠。
4
8.4 BST电路结构
BST的核心思想是在芯片管脚和芯片内部 逻辑之间，即紧挨元件的每个输入、输出引脚 处增加移位寄存器组，在测试模式下，寄存器 单元在相应的指令作用下，控制输出引脚的状 态，读入输入引脚的状态，从而允许用户对 PCB上的互连进行测试。
指令寄存器(包括译码器) 数据寄存器 测试访问端口(TAP)控制器
7
8.4.2 TAP控制器
TAP控制器是边界扫描测试的核心，它是一个具有16个状 态的状态机。在TCK的上升沿，TAP控制器利用TMS引脚控制 器件中的边界扫描操作，可以选择使用指令寄存器扫描或数据 寄存器扫描，以及控制边界扫描测试进行状态转换。
TAP控制器的状态图如下。
8
数据寄存器分支 指令寄存器分支
8.2 边界扫描技术的含义
边界扫描技术是一种应用于数字集成电路器件的测试性结 构设计方法。所谓“边界”是指测试电路被设置在IC器件逻辑 功能电路的四周，位于靠近器件输入、输出引脚的边界处。所 谓“扫描”是指连接器件各输入、输出引脚的测试电路实际上 是一组串行移位寄存器，这种串行移位寄存器被叫做“扫描路 径”，沿着这条路径可输入由“0” 和“1”组成的各种编码， 对电路进行“扫描”式检测，从输出结果判断其是否正确。
进入每个模块的第 一步是捕捉数据，对于 数据寄存器，在捕捉状 态把数据并行加载到相 应的串行数据通道中； 对指令寄存器则是把指 令信息捕捉到指令寄存 器中。
TAP控制器从捕捉状态 既可进入移位状态，也可 进入跳出1状态。通常，捕 捉状态后紧跟移位状态， 数据在寄存器中移位。
在 移 位 状 态 之 后 ， TAP
TAP—Test Access Port 5
BST电路一般采用4线测试接口，若测试信号中有复位 信号，则采用5线测试接口。这5个信号的引脚名称及含义 如下表。
引脚 名 称
功
能
TDI
测试数据输入
指令和测试编程数据的串行输入引脚。数据 在TCK的上升沿移入。
指令和测试编程数据的串行输出引脚，数据 TDO 测试数据输出 在TCK的下降沿移出。如果数据没有正在移
（2）进入边界扫描测试状态
若要进行边界扫描测试，可以在TMS与TCK的配合控制 下退出复位，进入边界扫描测试所需的各个状态。
在TMS和TCK的控制下，TAP控制器跳出测试逻辑复位 状态，从选择数据寄存器扫描(Select-DR-Scan)或选择指令寄 存器扫描(Select-IR-Scan)进入扫描测试的各个状态。数据寄 存器扫描和指令寄存器扫描两个模块的功能类似。
常工作数据从NDI进，从NDO出。在测试状态，可以选择数据流动
的通道：对于输入的IC管脚，可以选择从NDI或从TDI输入数据；
对于输出的IC管脚，可以选择O。
2
边界扫描单元能够迫使逻辑追踪引脚信号，也能从引脚或 器件核心逻辑信号中捕获数据。强行加入的测试数据串行地移 入边界扫描单元，捕获的数据串行移出。
（3）边界扫描寄存器
边界扫描寄存器由大量置于集成电路输入输出引脚附近的
边界扫描单元组成。边界扫描单元首尾相连构成一个串行移位
寄存器链，它使用TDI引脚作为输入，TDO引脚作为输出。在
测试时钟TCK的作用下，从TDI加入的数据可以在边界扫描寄
存器中进行移动扫描。 设计人员可用边界扫描寄存器来测试
外部引脚的连接，或是在器件运行时捕获内部数据。
核心 逻辑
边界扫描单元BSC的连接图
3
边界扫描测试应用示意图
为了测试两个JTAG设备的连接，首先将JTAG设备1的某
个 输 出 测 试 脚 的 BSC 置 为 高 或 低 电 平 ， 输 出 至 NDO ， 然 后 让
JTAG设备2的输入测试脚来捕获从管脚输入的NDI值，再通过
测试数据通道将捕获到的数据输出至TDO，对比测试结果即可
指令模式: 抽样/预加载
指令 模式
(FLEX10K)
说明
(SAMPLE/PR ELOAD)
抽样/预加载
0001010101
器件正常工作时允许“快拍” 待捕获和待考察的引脚信号。
外测试 (EXTEST)
旁路 （BYPASS)
出，该引脚处于三态。
该输入引脚是一个控制信号，它决定TAP控 TMS 测试模式选择 制器的转换。TMS必须在TCK的上升沿之前
建立，在用户状态下TMS应是高电平。
TCK
测试时钟输入
时钟输入到BST电路，一些操作发生在上升 沿，而另一些发生在下降沿。
TRST 测试复位输入 低电平有效，用于初始化或复位BST电路。
控制器通过跳出1状态可进
入更新状态，也可进入暂
停状态。
11
在暂停状态，数 据移位暂时终止，可 以对数据寄存器或指 令寄存器重新加载测 试向量。
在更新状态，移 入扫描通道的数据被 输出。
从暂停状态出来， 通过跳出2状态可以再 次进入移位状态，或 者经过更新状态回到 运行测试/等待状态。
12
8.5 BST操作控制
6
8.4.1 BST寄存器单元
（1）指令寄存器 用来决定是否进行扫描测试和访问数据寄存器操作。
（2）旁路寄存器
旁路寄存器只有1位，它提供了一条从TDI到TDO之间的 最短通道。当选择了旁路寄存器，实际上没有执行边界扫描 测试，它的作用是为了缩短扫描路径，将不需要测试的数据 寄存器旁路掉，以减少不必要的扫描时间。
测试逻辑复位 六 测试运行/等待 个
数据寄存器移位 稳
指令寄存器移位 定 状 数据寄存器
移位暂停 态
指令寄存器 移位暂停
9
（1）进入复位状态
在上电或IC正常运行时，必须使TMS最少持续5个TCK 周期保持为高电平，或者TRST引脚保持低电平，TAP才能进 入测试逻辑复位状态。这时，TAP发出复位信号使所有的测 试逻辑不影响元件的正常运行。
1
8.3 BST方法
边界扫描测试是通过在芯片的每个I/O引脚附加一个边界扫描 单元(BSC—Boundray Scan Cell)以及一些附加的测试控制逻辑实现 的。BSC主要是由一些寄存器组成的。每个BSC有两个数据通道： 测试数据通道和正常数据通道。
核心 逻辑
边界扫描单元BSC的连接图
在正常工作状态：输入和输出数据可以自由通过每个BSC，正
快速准确地判断这两脚是否连接可靠。
4
8.4 BST电路结构
BST的核心思想是在芯片管脚和芯片内部 逻辑之间，即紧挨元件的每个输入、输出引脚 处增加移位寄存器组，在测试模式下，寄存器 单元在相应的指令作用下，控制输出引脚的状 态，读入输入引脚的状态，从而允许用户对 PCB上的互连进行测试。
指令寄存器(包括译码器) 数据寄存器 测试访问端口(TAP)控制器
7
8.4.2 TAP控制器
TAP控制器是边界扫描测试的核心，它是一个具有16个状 态的状态机。在TCK的上升沿，TAP控制器利用TMS引脚控制 器件中的边界扫描操作，可以选择使用指令寄存器扫描或数据 寄存器扫描，以及控制边界扫描测试进行状态转换。
TAP控制器的状态图如下。
8
数据寄存器分支 指令寄存器分支
8.2 边界扫描技术的含义
边界扫描技术是一种应用于数字集成电路器件的测试性结 构设计方法。所谓“边界”是指测试电路被设置在IC器件逻辑 功能电路的四周，位于靠近器件输入、输出引脚的边界处。所 谓“扫描”是指连接器件各输入、输出引脚的测试电路实际上 是一组串行移位寄存器，这种串行移位寄存器被叫做“扫描路 径”，沿着这条路径可输入由“0” 和“1”组成的各种编码， 对电路进行“扫描”式检测，从输出结果判断其是否正确。