实验四 基本RS触发器和D触发器
D触发器原理-D触发器电路图
在实际集成触发器中，每个门传输时间是不同的，并且作了不同形式的简化，因此上面讨论的结果只是一些定性的物理概念。其真实参数由实验测定。
综上所述，对边沿D触发器归纳为以下几点：
1.边沿D触发器具有接收并记忆信号的功能，又称为锁存器；
2.边沿D触发器属于脉冲触发方式；
2.特征方程 Qn+1=D
3状态转移图
脉冲特性:
1.建立时间:由下图维持阻塞触发器的电路可见,CP信号是加到门G3和G4上的,因而在CP上升沿到达之前门G5和G6输出端的状态必须稳定地建立起来。输入信号到达D端以后，要经过一级门电路的传输延迟时间G5的输出状态才能建立起来,而G6的输出状态需要经过两级门电路的传输延迟时间才能建立,因此D端的输入信号必须先于CP的上升沿到达，而且建立时间应满足： tset≥2tpd。
1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5=D。
D 触发器
边沿D 触发器电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。
如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。
而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。
这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。
边沿D触发器也称为维持-阻塞边沿D触发器。
英文全称为data flip-flop或delay flip-flop。
电路结构该触发器由6个与非门组成，其中G1和G2构成基本RS触发器。
编辑本段工作原理SD 和RD 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。
当/SD=1且/RD=0时,不论输入端D为何种状态，都会使Q=0，Q非=1，即触发器置0；当/SD=0且/RD=1时，Q=1，Q非=0，触发器置1,SD 和RD通常又称为直接置1和置0端。
我们设它们均已加入了高电平，不影响电路的工作。
工作过程如下：1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。
同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5非=D非。
D触发器原理2.当CP由0变1时触发器翻转。
这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。
Q3=Q5非=D非，Q4=Q6非=D。
由基本RS触发器的逻辑功能可知，Q=Q3非=D。
3.触发器翻转后，在CP=1时输入信号被封锁。
这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。
Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。
Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。
基本RS触发器
状态表
Qn+1 功能
1 1 1 1
0 0 1 1
0 1 0 1
Qn 0 1 Qn
保持 置0 置1 翻转（计数）
从表5.3.2中可知: (1) 当J=0，K=1时，Qn+1=JQn+KQn ， 置“0”。 (2) 当J=1， K=0时, Qn+1 =JQn+KQn ，置“1”。
(3) 当J=0，K=0时，Qn+1=Qn，保持不变。 (4) 当J=1，K=1时，Qn+1=Qn ,翻转或称计数。 所谓计数就是触发器状态翻转的次数与CP脉冲输 入的个数相等,以翻转的次数记录CP的个数。波 形图如图5.3.3所示。
(b) D 触发器的简化电路
将S=D、R=D代入同步RS触发器的特性方程，得 同步D触发器的特性方程：
Q
n +1
= S + R Q = D + DQ = D
n n
CP=1期间有效 期间有效
D=1/
状 态 图 波 形 图
0/
0 0/
1
1/
CP D Q Q
在数字电路中， 时钟脉冲控制下， 在数字电路中，凡在CP时钟脉冲控制下， 情况的不同，具有置0 根据输入信号D情况的不同，具有置0、置 功能的电路， 触发器。 1功能的电路，都称为D触发器。
四、同步触发器 存在的问题 空翻现象。空翻现象就是在CP=1期间，触发器 CP=1期间， CP=1期间 的输出状态翻转两次或两次以上的现象。 如图 5.3.4所示，第一个CP=1期间Q状态变化的情况
CP J K Q “0” “1” “0”
图 5.3.4 空翻波形图
§5.4 边沿触发器 一、TTL边沿 触发器 边沿JK触发器 边沿 触发器
实验四 基本RS触发器和D触发器
实验四基本RS触发器和D触发器一、实验目的1.熟悉并验证触发器的逻辑功能；2.掌握RS和D触发器的使用方法和逻辑功能的测试方法。
二、实验预习要求1．预习触发器的相关内容；2．熟悉触发器功能测试表格。
三、实验原理触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
1．基本RS触发器图实验4.1为由两个与非门交叉耦合构成的基本RS触发器。
基本RS触发器具有置“0”、置“1”和“保持”三种功能。
通常称S为置“1”端，因为S=0时触发器被置“1”；R端为置“0”端，因为R=0时触发器被置“0”；当S =R =1时，触发器状态保持。
基本RS触发器也可图实验4.1 基本RS触发器以用两个“或非门”组成，此时为高电平有效置位触发器。
2. D触发器D触发器的状态方程为：Q n+1=D。
其状态的更新发生在CP脉冲的边沿，74LS74（CC4013）、74LS175（CC4042）等均为上升沿触发，故又称之为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态。
D触发器应用很广，可用做数字信号的寄存、移位寄存、分频和波形发生器等。
四、实验仪器设备1、TPE-AD数字实验箱1台2、双D触发器74LS74 2片3、四两输入集成与非门74LS00 1片4、双通道示波器 1台五、实验内容及方法1．测试基本RS 触发器的逻辑功能按图实验4.1连接电路，用两个与非门组成基本RS 触发器，输入端S 、R 接逻辑开关的输出口，输出端Q 、Q 接逻辑电平显示灯输入接口，按表实验4.1的要求测试并记录。
表实验4.1 RS 触发器的逻辑功能2．测试D（1）测试D R 、D S 的复位、置位功能。
在D R =0，D S =1作用期间，改变D 与CP 的状态，观察 Q 、Q 状态。
在D R =1，D S =0作用期间，改变D 与CP 的状态，观察Q 、Q 状态。
基本触发器
一、触发器概述1.基本性质：它有两个稳定的工作状态，一个是“0”态，即输出Q＝0，＝1；另一个是“1”态，即输出Q＝1，＝0。
当无外界信号作用时，触发器状态维持不变。
在一定的外界信号作用时，触发器可以从一个稳态翻转到另一个稳态，当外界信号消失后，能保持更新后的状态。
总之，触发器是一种能记忆一位二进制数的存储单元。
由它可以构造计数器、寄存器、移位寄存器等时序逻辑电路。
按结构形式可以分为没有钟控的基本触发器和有钟控的时钟触发器。
按逻辑功能还可以分为RS触发器、D触发器、JK触发器和T触发器。
2.基本RS触发器由两个与非门交叉耦合构成。
逻辑图如图4－1(a）所示，惯用符号如图4－1(b）所示。
工作原理：＝＝1时，不管初态如何，触发器状态将保持不变。
＝0,＝1时，不管初态如何，门2的输出＝1，使门1的输出Q＝0，即此时触发器维持“0”态，称为直接置“0”端。
＝1,＝0时，不管初态如何，门1的输出Q＝1，使门2的输出＝0，即此时触发器维持“1”态，称为直接置“1”端。
＝＝0时，不管初态如何，两与非门的输出均为“1”，此时的状态称非法状态。
之后，如、变为“1”时，由于翻转速度的差异，触发器的最终状态是无法确定的。
正常工作时不允许出现这种情况。
3.触发器逻辑功能的描述方法通常有功能真值表、特性方程、激励表、状态图及时序图等方法。
功能真值表：以表格的形式反映触发器从初态（接收输入信号前的状态，用表示)向次态(接收输入信号后的状态，用表示)转移的规律，也称状态转移真值表。
特性方程：以表达式的形式反映触发器在输入信号作用下，次态与输入信号初态之间的逻辑关系，它可由真值表推得。
激励表：又称驱动表，用表格的形式反映触发器从一个状态转到另一个状态，所需的输入条件。
可由真值表转换得到，也是真值表的逆关系。
状态图：又称状态转移图。
它是一种以图形的方式描述触发器状态转移与输入信号之间的关系。
它用圆圈表示时序电路的各种状态，用带箭头的直线表示状态转移方向，直线上方表示状态转移的条件。
触发器R-S、D、J-K及其应用
Q Q
输入
功能表
输出
S
& & S R
0 1
R
1 0 1 0
Q
1 0
n 1
Q
0 1
n 1
S
R (a)逻辑图
S R (b)逻辑符号
约束条件
1 0
Qn
φ
Q
φ
n
Q n 1 ( S ) R Q n S R Q n 状态方程： R S 1
功能：基本RS触发器具有置“0”、置“1”和“保持”三种功能。
D CP 0→1 0 1→0 0→1 1 1→0
R D 1, S D 1
Qn+1
Qn 0
Qn 1
R
S
D Q Q
+5V
GND
D触发器
VCC
74LS74
74LS112
CP S Q RD
1 2 34 56 7
CP信号可单脉冲触发器提供
实验报告要求
1、整理实验记录，并进行分析、总结，得出基本RS 触发器、D触发器、JK触发器的功能表和特性方程， 并与理论值相比较。
在输入信号为单的情况下，D触发器是用起来最为方便一种触发 器。其应用很广，常被用作寄存、移位寄存、分频和波形发生等。 实验可以采用74LS74双D触发器进行，它是上升沿触发器。 关脚分布如下图。
UCC 14 __ 2R D 13 2D 12 __ 2CP 2S D 11 74LS74 1 __ 1R D 2 1D 3 4 5 1Q 6 __ 1Q 7 GND 10 2Q 9 __ 2Q 8
R
S
J
K Q Q
+5V
GND
数字电路与逻辑设计第4章触发器(Flip Flop)
4.1 概述
一、触发器概念
Flip - Flop，简写为 FF， 又称双稳态触发器。
触发器是一种具有记忆功能，能存储1位二进制信息(0 或1)的逻辑电路。
有一个或多个输入，两个互反的输出（Q和Q）。 通常用Q端的状态代表触发器的状态。
二、触发器的分类
基本RS触发器(RSFF)又称SR锁存器，是触发器中最简 单的一种，也是各种其他类型触发器的基本组成部分。
一、TFF
（1）功能表
T
Qn
Qn+1
0
0
0
0
1
1
1
0
1
1
1
0
简化的功能表
（2）特征方程
Qn1 TQn TQ n T Qn
说明：(1)一般不单独生产，由其他触发器转换而得。 (2)触发方式由被转换的触发器决定。
触发器总结
触发器是具有记忆功能的的逻辑电路，每个触发器 能存储一位二进制数据。
(4)波形图
强调触发方式
结构不做要求
边沿JKFF的逻辑符号：
1J C1 1K
J CP K
(下 圆c) 降圈国沿)触标(发小符号
次态方程： 功能表：
一、TFF
三、TFF和TFF
在数字电路中，凡在CP时钟脉冲控制下，根据输入 信号T取值的不同，具有保持和翻转功能的电路，即当 T=0时能保持状态不变，T=1时，每来一个CP的上升沿 (或下降沿)，触发器的状态就翻转一次。
1
(6). 波形图 又称时序图，它反映了触发器的输出状态随时间和输
入信号变化的规律。
在任何时刻，输入都能直接改变输出的状态。
2.钟控原理
基本RS触发器
4. 应用
二、主从触发器
每一个CP下降沿，都会使Q的状态变化，Q4Q3Q2Q1代表四 位二进制数，故称该电路为四位二进制计数器。
CP信号频率每经过一个触发器频率减半， Q4输出信号的 频率是输入脉冲的十六分之一，这种频率之间的关系称为“分
频”。Q1是CP信号的二分频，Q4是CP信号的十六分频。
（三）主从JK触发器 1. 逻辑符号
RS
Qn+1
00
Qn
01
1
10
0
11
X
3. 特征方程
Qn1
S
RQn
SR 0
一、基本RS触发器
CP=1： S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= X
约束条件：输入不能同时为1。
4. 同步RS触发器波形图分析
一、基本RS触发器
&
G2
&
CP=1：
1
1
R
S
S=0，R=0：Qn+1=Qn G4
S=1，R=0：Qn+1=1
&
G3
&
1R C1 1S
S=0，R=1：Qn+1=0 R
R CP S S
S=1，R=1：Qn+1=输X入端R、S通过CP非门作
符号：
用于基本RS触发器。 动作特点：P190－191
（三）同步RS触发器 2. 特征表
输入信号：J、K 时钟输入：CP 异步置0、置1：RD、SD
（不受CP限制，低有效） 输出信号：Q、Q
二、主从触发器
试验六基本RS和D触发器的应用
我们可以探索如何优化触发器的设计，以提高其性能和稳定性，例如通过改进触发器的结 构、材料、工艺等方面。
开发具有实际应用价值的触发器产品
基于对触发器的基本理论和应用的掌握，我们可以开发具有实际应用价值的触发器产品， 如用于通信、控制、计算机等领域。
未来工作展望
深入研究触发器的其他应用
实验结果
D触发器实验结果：
在时钟信号的上升沿或下降沿时，输出信号的状态取决于数据输入端D的状态。
实验结果
D触发器实验结果：
在时钟信号的上升沿或下降沿时，输出信号的状态取决于数据输入端D的状态。
结果分析
RS触发器分析：
RS触发器是根据输入信号R和 S的状态来决定输出信号的状 态。当R为1且S为0时，输出 为1；当R为0且S为1时，输出 为0；当R和S都为1或都为0时， 输出状态保持不变。这表明 RS触发器具有置位和复位功 能。
复位特性
当输入信号R为1，S为0时， 触发器被复位，输出信号 Q为0。
保持特性
当输入信号R和S同时为0 或同时为1时，触发器保 持原状态不变。
特性描述
01
02
03
置位特性
当输入信号R为0，S为1时， 触发器被置位，输出信号 Q为1。
复位特性
当输入信号R为1，S为0时， 触发器被复位，输出信号 Q为0。
02
此外，基本RS触发器还可以用于 实现逻辑函数、控制电路等。
03 D触发器介绍
03 D触发器介绍
工作原理
D触发器是一种双稳态触发器， 其工作原理是当输入信号D发生 变化时，输出信号Q也会随之发
生变化。
当D端输入信号从0变为1时，Q 端输出信号从0变为1；当D端输 入信号从1变为0时，Q端输出信
基本RS触发器
数字电子技术
图4-1（b）所示为基本RS触发器的逻辑符号图，方框下面 输入端的小圆圈表示低电平有效，这是一种约定，只有当所加 信号的实际电压为低电平时才表示有信号，否则就是无信号。 方框上面的两个输出端，一个无小圆圈，为Q 端；一个有小圆 圈，为 Q 端。在正常工作情况下，两者状态是互补的。即一个 为高电平另一个就是低电平，反之亦然。
R
S
现态 Qn
次态 Qn1
说明
0
0Байду номын сангаас
0
1
× 状态不定，不允许
×
表4-1（续）
R
S
现态 Qn
次态 Qn1
0
0
0
1
1
0
0
1
1
0
1
1
0
0
1
1
1
1
说明 置0 置1
保持原状态
（1）当 R 0，S 1 时，输出 Q 0，R 端称为直接复位端。 （2）当 S 0，R 1 时，输出 Q 1，S 端称为直接置位端。
数字电子技术
基本RS触发器
基本RS触发器的电路组成及 逻辑符号
基本RS触发器的逻辑功能
1.1 基本RS触发器的电 路组成及逻辑符号
如图4-1所示为基本RS触发器的电路结构及逻辑符号图。
（a）电路结构
（b）逻辑符号
图4-1 与非门组成的基本RS触发器
图4-1（a）所示基本RS触发器是由两个与非门交叉 连接构成的，其中 S ，R 是信号输入端，字母上面的反号 表示低电有效，即 S ，R 端为低电平时表示有信号、为高 电平时表示无信号； Q 和 Q 既表示触发器的状态，又是 两个互补的信号输出端。
（1）当 Q 1，Q 0 时，称为触发器的1状态。 （2）当 Q 0，Q 1 时，称为触发器的0状态。
触发器RS、D、JK实验报告计划有数据合集
实验五触发器R-S、D、J-K一、实验目的1、熟习并掌握R-S、D、J-K触发器的组成，工作原理和功能测试方法；2、学会正确使用触发器集成芯片；3、认识不一样逻辑功能触发器互相变换的方法。
二、实验仪器及器件1、双踪示波器2、实验用元器件74LS001 片74LS74 双D型触发器 1 片74LS112 双J-K触发器1 片三、实验内容及结果剖析、基本R-SFF功能测试将两个TTL与非门首尾相接组成基本R-SFF电路如图所示。
按下边的次序在S d、R d端加信号：察看并记录FF的Q、Q端的状态，将结果填入表中，并说明在上述各样输入状态下，FF履行的是什么功能？表表S d R d Q Q逻辑功能S d R d Q Q 0110置00脉冲10 1110保持1脉冲01 1001置1脉冲10 1101保持2）S d端接低电平，R d端加脉冲（手动单脉冲）。
3）S d端接高电平，R d端加脉冲（手动单脉冲）。
4）连结S d、R d，并加脉冲（手动单脉冲）。
察看（2）、（3）、（4）三种状况下，Q、Q端的状态。
见表总结基本R-SFF的Q或Q端的状态改变和输入端S d、R d的关系。
Q=R+Q、Q=S+Q（5）当S d=R d=0时，察看Q、Q端的状态。
此时使S d、R d同时由低电平跳为高电平常，注意察看Q、端的状态，重复3～5次看Q、Q端的状态能否同样，以正确理解“不定”状态的含义。
表S d R d Q Q S d R d Q Q S d R d Q Q 001100110011 1110110111010011001100111101111011012、保持—堵塞型D触发器功能测试双D型正边缘保持—堵塞型触发器74LS74的逻辑符号如图所示。
(1)在S、R端加低电平，察看并记录Q、Q端的状态。
d d(2)在S、R端加高电平，D端分别接高、低电平，用点动脉冲作为CP，察看并记录当CP为0、↑、1、d d↓时Q端的变化（即由低电平跳为高电平易高电平跳为低电平）。
基本RS触发器、D触发器的研究共24页
15、机会是不守纪律的。——雨果
6、最大的骄傲于最大的自卑都表示心灵的最软弱无力。——斯宾诺莎 7、自知之明是最难得的知识。——西班牙 8、勇气通往天堂，怯懦通往地狱。——塞内加 9、有时候读书是一种巧妙地避开思考的方法。——赫尔普斯 10、阅读一切好书如同和过去最杰出的人谈话。——笛卡儿
争满足了，或曾经满足过人的 好斗的 本能， 但它同 时还满 足了人 对掠夺 ，破坏 以及残 酷的纪 律和专 制力的 欲望。 ——查·埃利奥 特 12、不应把纪律仅仅看成教育的手段 。纪律 是教育 过程的 结果， 首先是 学生集 体表现 在一切 生活领 域—— 生产、 日常生 活、学 校、文 化等领 域中努 力的结 果。— —马卡 连柯(名 言网)
基本RS触发器原理
基本RS 触发器原理图4-1(a)是由两个“与非”门构成的基本R-S 触发器,(b)是其逻辑符号。
RD 、SD 是两个输入端，Q 及y 是两个输出端。
正常工作时，触发器的Q 和y 应保持相反，因而触发器具有两个稳定状态：1）Q=1，y=0。
通常将Q 端作为触发器的状态。
若Q 端处于高电平，就说触发器是1状态；2）Q=0，y=1。
Q 端处于低电平，就说触发器是0状态；Q 端称为触发器的原端或1端，y 端称为触发器的非端或0端。
由图4-1可看出，如果Q 端的初始状态设为1，RD 、SD 端都作用于高电平（逻辑1），则y 一定为0。
如果RD 、SD 状态不变，则Q 及y 的状态也不会改变。
这是一个稳定状态；同理，若触发器的初始状态Q 为0而y 为1，在RD 、SD 为1的情况下这种状态也不会改变。
这又是一个稳定状态。
可见，它具有两个稳定状态。
输入与输出之间的逻辑关系可以用真值表、状态转换真值表及特征方程来描述。
图4（一）真值表R-S 触发器的逻辑功能，可以用输入、输出之间的逻辑关系构成一个真值表(或叫功能表)来描述。
1、当RD =0，SD=1时，不论触发器的初始状态如何，y 一定为1,由于“与非”门2的输入全是1，Q 端应为0。
称触发器为0状态，RD 为置0端。
2、当RD =1，SD=0时，不论触发器的初始状态如何，Q 一定为1,从而使y 为0。
称触发器为1状态，SD 置1端。
3、当RD =1，SD =1时，如前所述，Q 及y 状态保持原状态不变。
4、当RD =0，SD =0时，不论触发器的初始状态如何，Q=y=1，若RD 、SD 同时由0变成1，在两个门的性能完全一致的情况下, Q 及y 哪一个为1，哪一个为0是不定的，在应用时不允许RD 和SD 同时为0。
综合以上四种情况，可建立R-S 触发器的真值表于表1。
应注意的是表中RD = SD =0的一行中Q 及y 状态是指RD 、SD 同时变为1后所处的状态是不定的，用Ф表示。
基本RS触发器实验
基本RS触发器实验第5章基本RS触发器5.同步触发器（同步RS触发器）⽬的与要求：1 掌握时序电路的定义、分类、触发器的特点。
2 掌握基本RS触发器的电路结构、⼯作原理、逻辑功能。
3 掌握同步RS触发器的⼯作原理、逻辑功能。
4 掌握触发器逻辑功能的表⽰⽅法。
5 掌握时序电路的⼀些基本概念。
重点与难点：1 基本概念要正确建⽴。
难点：现态、次态、不定状态的正确理解。
2 基本RS触发器的逻辑功能、触发⽅式。
5.1概述⼀、触发器的概念复习：组合电路的定义？构成其电路的门电路有何特点？组合电路与时序电路的区别？门电路：在某⼀时刻的输出信号完全取决于该时刻的输⼊信号，没有记忆作⽤。
触发器：具有记忆功能的基本逻辑电路，能存储⼆进制信息（数字信息）。
触发器有三个基本特性：（1）有两个稳态，可分别表⽰⼆进制数码0和1，⽆外触发时可维持稳态；（2）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆⼆进制信息，常⽤作⼆进制存储单元。
（3）有两个互补输出端，分别⽤Q和Q⼆、触发器的逻辑功能描述：特性表、激励表（⼜称驱动表）、特性⽅程、状态转换图和波形图（⼜称时序图）三、触发器的分类：根据逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和触发器等。
触发⽅式不同：电平触发器、边沿触发器和主从触发器等。
电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。
5.2 触发器的基本形式5.2.1 基本RS触发器⼀、由与⾮门组成的基本RS触发器1．电路结构电路组成：两个与⾮门输⼊和输出交叉耦合（反馈延时）。
逻辑图如图（a）所⽰。
逻辑符号如图（b）所⽰。
与⾮门组成的基本RS触发器的特性表⼆、由或⾮门组成的基本RS触发器电路构成：两个或⾮门的输⼊和输出交叉耦合⽽成，如下图所⽰。
逻辑符号：图（b）所⽰。
⼯作原理在与⾮门实现的基本RS触发器的基础上稍作变化。
或⾮门组成的基本RS触发器的特性表5.2.2 同步触发器基本RS触发器的触发⽅式：端的输⼊信号直接控制。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验四 基本RS 触发器和D 触发器
一、 实验目的
1.熟悉并验证触发器的逻辑功能；
2.掌握RS 和D 触发器的使用方法和逻辑功能的测试方法。
二、实验预习要求
1．预习触发器的相关内容； 2．熟悉触发器功能测试表格。
三、实验原理
触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
1．基本RS 触发器
图实验4.1为由两个与非门交叉耦合构成的基本RS 触发器。
基本RS 触发器具有置“0”、置“1”和“保持”三种功能。
通常称/S 为置“1”端，因为/S=0时触发器被置“1”；/R 端为置“0”端，因为/R =0时触发器被置“0”；当/S =/R =1时，触发器状态保持。
基本RS 触发器也可以用两个“或非门”组成，此时为高电平有效置位触发器。
2. D 触发器
D 触发器的状态方程为：Q n+1=D 。
其状态的更新发生在CP 脉冲的边沿，74LS74（CC4013）、74LS175（CC4042）等均为上升沿触发，故又称之为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态。
D 触发器应用很广，可用做数字信号的寄存、移位寄存、分频和波形发生器等，其逻辑符号如图实验4.3所示。
四、实验仪器设备
1、TPE －AD 数字电路实验箱1台
2、双D 触发器集成电路74LS74（CC4013）2片
3、四两输入集成与非门74LS00（CC4011）1片
图实验4.1 基本RS 触发器
图实验4.2 双D 触发器
图实验4.3 D 触发器逻辑符号
五、实验内容及方法
1．测试基本RS 触发器的逻辑功能
按图实验4.1连接电路，用两个与非门组成基本RS 触发器，输入端/S 、/R 接逻辑开关的输出口，输出端Q 、/Q 接逻辑电平显示灯输入接口，按表实验4.1的要求测试并记录。
表实验4.1 RS 触发器的逻辑功能
2．测试D 触发器的逻辑功能。
（1）测试/R D 、/S D 的复位、置位功能。
在/R D =0，/S D =1作用期间，改变D 与CP 的状态，观察 Q 、/Q 状态。
在/R D =1，/S D =0作用期间，改变D 与CP 的状态，观察Q 、/Q 状态。
自拟表格记录。
（2）测试D 触发器的逻辑功能
/R D /S D Q /Q 1
1-->0
1
0-->1
1 0 1-->0
1
1
0-->1 0 1 0
1
1
表实验4.2 D触发器的逻辑功能
D CP
1
n
Q
n
Q n Q
0-->1 0 0
1-->0 0 1 1
0-->1 1 1
1-->0 0 1
双D触发器74LS74的引脚分布图如图实验4.2所示，了解电路，按表实验4.2进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿（即0→1），记录在表格中。
(3) 用D 触发器构成分频器。
按图实验4.4连接电路,构成2分频和4分频器。
图实验4.4 用74LS74双D 触发器构成分频器
在CP1端加入1KHz的连续方波，并用示波器观察CP1、Q1、Q2各端的波形。
再取一只74LS74组件，仿图实验4.4电路连成8分频和16分频器
六、实验报告
1．整理实验所测结果，总结RS触发器和D触发器的特点。
1.主从RS触发器具有置位、复位和保持（记忆）功能.
2.由两个受互补时钟脉冲控制的主触发器和从触发器组成，二者轮流工作，主触发器的
状态决定从触发器的状态，属于脉冲触发方式，触发翻转只在时钟脉冲的下降沿发生；
3.主从RS触发器存在约束条件，即当R=S=1时将导致下一状态的不确定。
七、思考题
在R-S触发器中，对触发器脉冲的宽度有何要求？
答：对CP的要求是宽度较窄的正脉冲。