数字电子技术期末模拟卷1答案

合集下载

数字电子技术期末考试题含答案

数字电子技术期末考试题含答案

.z."数字电子技术"考试试卷〔第一套〕课程号2904025035考试时间 100 分钟一、填空题〔共28分〕1、〔2分〕〔5E.8〕H =〔 94.5 〕D =〔 10010100.0101 〕8421BCD 。

2、〔2分〕逻辑函数L =+ A+ B+ C +D =〔 1 〕。

3、〔2分〕由传输门构成的电路如以下图所示,当A=0时,输出L= B 。

4、〔2分〕三态门可能输出的三种状态是 低电平 、高电平和 高阻态_。

5、〔3分〕A/D 转换器一般要经过_ 采样__、保持、量化和__编码__这4个步骤,A/D 转换器的转换速度主要取决于转换类型。

对双积分型A/D 转换器、并行比拟型A/D 转换器和逐次比拟型A/D 转换器的相对速度进展比拟,转换速度最快的是_并行比拟型A/D 转换器__。

6、〔2分〕集成优先编码器CD4532〔功能表见后〕正常接电源和地,且待编码信号输入端I 0 =I 2 = I 6 = I 7 = 1,输入使能端EI=1,其余输入端为0,其输出Y 2Y 1Y 0为 111 。

7、〔3分〕集成数据选择器74HC151构成的电路如以下图所示,则其输出Y= ABC BC A C B A ++⋅⋅ 。

〔注:不需化简〕8、〔3分〕*PLA 电路如以下图所示,其输出逻辑函数表达式*=适用专业年级〔方向〕: 应用物理、电信科技2010级考试方式及要求:闭卷笔试题 号 一二三四五六七 总分 得 分 阅卷人. z. 6分L D ABC=+4分四、〔16分〕在举重比赛中有A、B、C三名裁判,A为主裁判,B、C 为副裁判。

当两名或两名以上裁判〔且必须包括A在〕认为运发动上举杠铃合格时,按动电钮可发出裁决合格信号〔即输出Z为1〕。

请设计该三输入的组合逻辑电路。

要求:〔1〕列出真值表;〔2〕写出逻辑函数的最简与或式;〔3〕用与非门实现该电路,画出电路图;〔4〕用3线8线译码器74HC138实现该电路,画出电路图。

数字电子技术基础试题及答案一

数字电子技术基础试题及答案一

数字电子技术基础试题及答案一TTA standardization office【TTA 5AB- TTAK 08- TTA 2C】数字电子技术基础期末考试试卷1. 时序逻辑电路一般由 和 两分组成。

2. 十进制数(56)10转换为二进制数为 和十六进制数为 。

3. 串行进位加法器的缺点是 ,想速度高时应采用 加法器。

4. 多谐振荡器是一种波形 电路,它没有稳态,只有两个 。

5. 用6个D 触发器设计一个计数器,则该计数器的最大模值M= 。

1.写出函数F (A,B,C,D) =A B C D E ++++的反函数。

2.证明逻辑函数式相等:()()BC D D B C AD B B D ++++=+ 3.已知逻辑函数F= ∑(3,5,8,9,10,12)+∑d(0,1,2) (1)化简该函数为最简与或式:(2)画出用两级与非门实现的最简与或式电路图: 4.555定时器构成的多谐振动器图1所示,已知R1=1KΩ,R2=Ω,C=μF 。

试求脉冲宽度T ,振荡频率f 和占空比q 。

图15.某地址译码电路如图2所示,当输入地址变量A7-A0的状态分别为什么状态 时,1Y 、6Y 分别才为低电平(被译中)。

………………………密……………………封…………………………装…………………订………………………线……………………… 学院 专业(班级) 姓名 学号……………………6.触发器电路就输入信号的波形如图3所示,试分别写出D触发器的Q和Q1的表达式,并画出其波形。

图D= Q n+1=Q1=7. 已知电路如图4所示,试写出:①驱动方程;②状态方程;③输出方程;④状态表;⑤电路功能。

图41.设计一个三变量偶检验逻辑电路。

当三变量A、B、C输入组合中的“1”的个数为偶数时F=1,否则F=0。

选用8选1数选器或门电路实现该逻辑电路。

要求:(1)列出该电路F(A,B,C)的真值表和表达式;(2)画出逻辑电路图。

A B C F2.试用74161、3-8译码器和少量门电路,实现图5所示波形VO1、VO2,其中CP为输入波形。

数字电子技术试卷及答案(1)

数字电子技术试卷及答案(1)

一、单项选择题(每小题1分,共15分)在下列每小题的四个备选答案中选出一个正确的答案,并将其字母标号填入题干的括号内。

1.一位十六进制数可以用多少位二进制数来表示?( C )A . 1B . 2C . 4D . 16 2.以下电路中常用于总线应用的是( A )A.T S L 门B.O C 门C. 漏极开路门D.C M O S 与非门 3.以下表达式中符合逻辑运算法则的是( D )A.C ·C =C 2B.1+1=10C.0<1D.A +1=1 4.T 触发器的功能是( D )A . 翻转、置“0” B. 保持、置“1” C. 置“1”、置“0” D. 翻转、保持 5. 存储8位二进制信息要多少个触发器(D )A.2B.3C.4D.8 6.多谐振荡器可产生的波形是( B )A.正弦波B.矩形脉冲C.三角波D.锯齿波 7.一个16选一的数据选择器,其地址输入(选择控制输入)端的个 数是( C )A.1B.2C.4D.16 8.引起组合逻辑电路中竟争与冒险的原因是( C )A.逻辑关系错;B.干扰信号;C.电路延时;D.电源不稳定。

9.同步计数器和异步计数器比较,同步计数器的最显著优点是( A ) A.工作速度高 B.触发器利用率高C.电路简单D.不受时钟C P 控制10.N 个触发器可以构成能寄存多少位二进制数码的寄存器?( B ) A.N -1 B.N C.N +1 D.2N11.若用J K 触发器来实现特性方程AB Q A Q n 1n +=+,则J K 端的方程应为( B )A.J =A B ,K =B AB.J =A B ,K =B AC.J =B A +,K =A BD.J =B A ,K =A B12.一个无符号10位数字输入的DA C ,其输出电平的级数是( C )A.4B.10C.1024D.10013.要构成容量为4K ×8的RAM ,需要多少片容量为256×4的RAM ?( D )A.2B.4C.8D.3214.随机存取存储器R A M 中的内容,当电源断掉后又接通,则存储器中的内容将如何变换?( C )A.全部改变B.全部为1C.不确定D.保持不变 15.用555定时器构成单稳态触发器,其输出的脉宽为( B )A.0.7RC ;B.1.1RC ;C.1.4RC ;D.1.8RC ;二、多项选择题(每小题1分,共5分)在下列每小题的四个备选答案中有二至四个正确答案,请将正确答案全部选出并将其字母标号填入题干的括号内;少选错选都不得分。

数电期末试卷及答案(共4套)

数电期末试卷及答案(共4套)

XX大学信息院《数字电子技术基础》期终考试试题(110分钟)(第一套)一、填空题:(每空1分,共15分)1.逻辑函数Y AB C=+的两种标准形式分别为()、()。

2.将2004个“1”异或起来得到的结果是()。

3.半导体存储器的结构主要包含三个部分,分别是()、()、()。

4.8位D/A转换器当输入数字量10000000为5v。

若只有最低位为高电平,则输出电压为()v;当输入为10001000,则输出电压为()v。

5.就逐次逼近型和双积分型两种A/D转换器而言,()的抗干扰能力强,()的转换速度快。

6.由555定时器构成的三种电路中,()和()是脉冲的整形电路。

7.与PAL相比,GAL器件有可编程的输出结构,它是通过对()进行编程设定其()的工作模式来实现的,而且由于采用了()的工艺结构,可以重复编程,使它的通用性很好,使用更为方便灵活。

二、根据要求作题:(共15分)1.将逻辑函数P=AB+AC写成“与或非”表达式,并用“集电极开路与非门”来实现。

2.图1、2中电路均由CMOS门电路构成,写出P、Q 的表达式,并画出对应A、B、C的P、Q波形。

三、分析图3所示电路:(10分)1)试写出8选1数据选择器的输出函数式;2)画出A2、A1、A0从000~111连续变化时,Y的波形图;3)说明电路的逻辑功能。

四、设计“一位十进制数”的四舍五入电路(采用8421BCD码)。

要求只设定一个输出,并画出用最少“与非门”实现的逻辑电路图。

(15分)五、已知电路及CP、A的波形如图4(a) (b)所示,设触发器的初态均为“0”,试画出输出端B和C的波形。

(8分)BC六、用T触发器和异或门构成的某种电路如图5(a)所示,在示波器上观察到波形如图5(b)所示。

试问该电路是如何连接的?请在原图上画出正确的连接图,并标明T的取值。

(6分)七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。

数电期末模拟题及答案.doc

数电期末模拟题及答案.doc

WORD格式《数字电子技术》模拟一题一、单项选题择(2× 10 分)1.下列等式成立的是()A、A⊕1=AB、 A⊙0=AC、 A+AB=AD、 A+AB=B2.函数 F=(A+B+C+D)(A+B+C+D)(A+C+D)的标准与或表达式是()A、 F=∑ m(1,3,4,7,12)B、F=∑m(0,4,7,12)C、 F=∑ m(0,4,7,5,6,8,9,10,12,13,14,15)D、 F=∑ m(1,2,3,5,6,8,9,10,11,13,14,15)3.属于时序逻辑电路的是()。

A、寄存器B、 ROMC、加法器D、编码器4.同步时序电路和异步时序电路比较,其差异在于后者()A、没有触发器B、没有统一的时钟脉冲控制C、没有稳定状态D、输出只与内部状态有关,与输入无关5.将容量为256× 4 的 RAM扩展成1K× 8 的 RAM,需()片 256× 4 的 RAM。

A、 16B、 2C、 4D、 8n16.在下图所示电路中,能完成 Q0 逻辑功能的电路有()。

A、 B、 C、D、7.函数 F=AC+AB+BC,无冒险的组合为()。

A、 B=C=1B、 A=0, B=0C、 A=1, C=0D、 B=C=O8.存储器RAM在运行时具有()。

A、读功能B、写功能C、读 / 写功能D、无读 / 写功能9 .触发器的状态转换图如下,则它是:A=1()01 A=0 A、 T 触发器A=0 B、 RS触发器C、 JK 触发器A=1D、 D 触发器10.将三角波变换为矩形波,需选用()A、多谐振荡器B、施密特触发器C、双稳态触发器D、单稳态触发器二、判断题( 1× 10 分)() 1、在二进制与十六进制的转换中,有下列关系:( 1001110111110001)B=( 9DF1)H() 2、8421 码和 8421BCD码都是四位二进制代码。

() 3、二进制数 1001 和二进制代码 1001 都表示十进制数 9。

《数字电子技术》期末考试题及答案(经典)

《数字电子技术》期末考试题及答案(经典)

xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题(每题2分,共30分。

描述正确的在题号前的括号中打“√”,错误的打“×”)【】1、二进制有0 ~ 9十个数码,进位关系为逢十进一。

【】2、(325)8 >(225)10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。

【】4、在二进制与十六进制的转换中,有下列关系:(100111010001)2=(9D1)16【】5、8421 BCD码是唯一能表示十进制数的编码。

【】6、十进制数85的8421 BCD码是101101。

【】7、格雷码为无权码,8421 BCD为有权码。

【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。

【】9、逻辑变量的取值,1比0大。

【】10、在逻辑代数中,逻辑变量和函数均只有0和1两个取值,且不表示数量的大小。

【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立,所以AB=0成立。

【】14、在时间和幅度上均不连续的信号是数字信号,所以语音信号是数字信号。

【】15、逻辑函数的运算次序为:先算括号内,后算括号外;先求与,再求或,最后求非。

【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。

【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。

【】19、n个变量组成的最小项总数是2n个。

【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。

【】21、逻辑函数化简过程中的无关项一律按取值为0处理。

【】22、数字电路中晶体管工作在开关状态,即不是工作在饱和区,就是工作在截止区。

【】23、TTL或非门的多余输入端可以接高电平。

【】24、某一门电路有三个输入端A、B、C,当输入A、B、C不全为“1”时,输出Y为“0”,输入A、B、C全为高电平“1”时,输出Y为“1”,此门电路是或门电路。

《数字电子技术》期末考试试卷附答案

《数字电子技术》期末考试试卷附答案

《数字电子技术》期末考试试卷附答案一、填空题(共10空,每空3分,共30分)1. (30.25) 10 = ( ) 2 = ( ) 16 。

2 . 逻辑函数L = + A+ B+ C +D = 。

3 . 三态门输出的三种状态分别为:、和。

4 . 主从型JK触发器的特性方程= 。

5 . 用4个触发器可以存储位二进制数。

6 . 存储容量为4K×8位的RAM存储器,其地址线为条、数据线为条。

二、选择题 (选择一个正确的答案填入括号内,每题4分,共40分 )1.设下图中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下,输出电压波形恒为0的是:()图。

2.下列几种TTL电路中,输出端可实现线与功能的电路是()。

A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路,其多余输入端正确的处理方法是()。

A.通过大电阻接地(>1.5KΩ) B、悬空C、通过小电阻接地(<1KΩ)D、通过电阻接V CC4.图2所示电路为由555定时器构成的()。

A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路()。

A、计数器B、寄存器C、译码器D、触发器6.下列几种A/D转换器中,转换速度最快的是()。

A. 并行A/D转换器 B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7.某电路的输入波形 u I 和输出波形 u O 如下图所示,则该电路为()。

A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8.要将方波脉冲的周期扩展10倍,可采用()。

A. 10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器9、已知逻辑函数与其相等的函数为()。

A、 B、 C、 D、10、一个数据选择器的地址输入端有3个时,最多可以有()个数据信号输出。

A、4B、6C、8D、16三、分析下列电路。

(30分)1、写出如图1所示电路的真值表及最简逻辑表达式。

数字电子技术期末模拟卷1答案

数字电子技术期末模拟卷1答案

数字电子技术期末模拟卷1答案(总4页)--本页仅作为文档封面,使用时请直接删除即可----内页可以根据需求调整合适字体及大小--系、班 姓 名 座 号…………………密……………封……………线……………密……………封……………线…………………《数字电子技术》课程考试题(1答卷)( 年 月 日) 题 号一 二 三 四 五 总分 复核人得 分评卷人一、单项选择题(在每小题的备选答案中选出一个正确的答案,并将答案的号码填在括号内。

每小题2分,共20分) 1、指出下列各种触发器中,哪些可以用来构成移位寄存器和计数器( 2 )。

(1) 基本RS 触发器(2)边沿JK 触发器(3)同步RS 触发器(4)同步D 锁存器 2、构成一个9进制加法计数器共需( 4 )个触发器。

(1)3 (2)10 (3)2 (4)4 3、基本RS-FF 由二个与非门或者由二个或非门交叉构成,由二个与非门构成的基本RS-FF 输入端触发信号是( 1 )。

(1) 低电平 (2)高电平 (3)脉冲前边沿 (4)脉冲后边沿 4、用CMOS 门电路组成的单稳态电路,脉冲宽度Tw 由(1 )决定。

(1)R 、C (2)触发信号 (3)电源电压 (4)以上都是 5、用若干RAM 实现位扩展而组成多位的RAM 时,其方法是将下列选项中的( 2 )以外的部件相应地并联在一起。

(1)地址线 (2)数据线(输出线) (3)片选信号线 (4)读/写线 6、在一个N 位计数器中,时钟信号到达时,各触发器的翻转有先有后,这种触发器称为( 2 )。

(1)同步计数器 (2)异步计数器 (3)时空计数器 (4)移位寄存计数器7.下列函数式中,是最小项之和形式的为( B )8.和TTL 电路相比,CMOS 电路最突出的优势在于( D ) A .可靠性高; B .抗干扰能力强; C .速度快; D .功耗低。

9.可以将输出端直接并联实现“线与”逻辑的门电路是(D ) A .三态输出的门电路; B .推拉式输出结构的TTL 门电路; C .互补输出结构的CMOS 门电路; D .集电极开路输出的TTL 门电路。

数字电子技术期末考试题及答案(经典)

数字电子技术期末考试题及答案(经典)

xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题(每题2分,共30分。

描述正确的在题号前的括号中打“√”,错误的打“×”)【】1、二进制有0 ~ 9十个数码,进位关系为逢十进一。

【】2、(325)8 >(225)10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。

【】4、在二进制与十六进制的转换中,有下列关系:(100111010001)2=(9D1)16【】5、8421 BCD码是唯一能表示十进制数的编码。

【】6、十进制数85的8421 BCD码是101101。

【】7、格雷码为无权码,8421 BCD为有权码。

【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。

【】9、逻辑变量的取值,1比0大。

【】10、在逻辑代数中,逻辑变量和函数均只有0和1两个取值,且不表示数量的大小。

【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立,所以AB=0成立。

【】14、在时间和幅度上均不连续的信号是数字信号,所以语音信号是数字信号。

【】15、逻辑函数的运算次序为:先算括号内,后算括号外;先求与,再求或,最后求非。

【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。

【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。

【】19、n个变量组成的最小项总数是2n个。

【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。

【】21、逻辑函数化简过程中的无关项一律按取值为0处理。

【】22、数字电路中晶体管工作在开关状态,即不是工作在饱和区,就是工作在截止区。

【】23、TTL或非门的多余输入端可以接高电平。

【】24、某一门电路有三个输入端A、B、C,当输入A、B、C不全为“1”时,输出Y为“0”,输入A、B、C全为高电平“1”时,输出Y为“1”,此门电路是或门电路。

数字电子技术试卷和答案

数字电子技术试卷和答案

数字电子技术试卷和答案(总59页)--本页仅作为文档封面,使用时请直接删除即可----内页可以根据需求调整合适字体及大小--数字电子技术试卷(1)一.填空(16)1.十进制数123的二进制数是 1111011 ;十六进制数是 7B 。

2.是8421BCD码,其十进制为861 。

3.逻辑代数的三种基本运算是与,或和非。

4.三态门的工作状态是0 , 1 ,高阻。

5.描述触发器逻辑功能的方法有真值表,逻辑图,逻辑表达式,卡诺图,波形图。

6.施密特触发器的主要应用是波形的整形。

7.设4位D/A转换器的满度输出电压位30伏,则输入数字量为1010时的输出模拟电压为。

8.实现A/D转换的主要方法有,,。

二.判断题(10)1.BCD码即8421码(错)2.八位二进制数可以表示256种不同状态。

(对)3.TTL与非门与CMOS与非门的逻辑功能不一样。

()4.多个三态门的输出端相连于一总线上,使用时须只让一个三态门传送信号,其他门处于高阻状态。

(对)5.计数器可作分频器。

(对)三.化简逻辑函数(14)1.用公式法化简--+++=ADDCEBDBAY,化为最简与或表达式。

解;D B A Y +=-2.用卡诺图化简∑∑=m d D C B A Y ),,,,()+,,,,(84210107653),,,(,化为最简与或表达式。

四.电路如图1所示,要求写出输出函数表达式,并说出其逻辑功能。

(15) 解;C B A Y ⊕⊕=, C B A AB C )(1++=,全加器,Y 为和,1C 为进位。

五.触发器电路如图2(a ),(b )所示,⑴写出触发器的次态方程; ⑵对应给定波形画出Q 端波形(设初态Q =0)(15) 解;(1)AQ Q Qn +=-+1,(2)、A Q n =+1六.试用触发器和门电路设计一个同步的五进制计数器。

(15)七.用集成电路定时器555所构成的自激多谐振荡器电路如图3所示,试画出V O ,V C 的工作波形,并求出振荡频率。

数字电子技术期末考试试题及答案(试卷一)

数字电子技术期末考试试题及答案(试卷一)

、 代入规则 对偶规则 反
演规则


5、为 了 实 现 高 的 频 率 稳 定 度 , 常 采 用 石英晶体
振荡
器 ; 单 稳 态 触 发 器 受 到 外 触 发 时 进 入 暂稳态 态
6、同步 RS 触发器中 R、S 为 高 电平有效,基本 R、S 触发器中 R、S
为低
电平有效
7、在进行 A/D 转换时,常按下面四个步骤进行, 采样 保持 量化 编
码、

、。Βιβλιοθήκη 二、选择题(每题 1 分,共 10 分)
1、有八个触发器的二进制计数器,它们最多有(
)种计数状态。
A、8; B、16; C、256; D、64
2、下列触发器中上升沿触发的是( )。
A、主从 RS 触发器;B、JK 触发器;C、T 触发器;D、D 触发器
3、下式中与非门表达式为( d ),或门表达式为(a )。
数字电子技术期末考试试题及答案(试卷一)
目录
数字电子技术期末考试试题及答案(试卷一) ........................................................................... 1 一、填空题(每空 1 分,共 20 分).............................................................................................2 二、选择题(每题 1 分,共 10 分).............................................................................................2 三、判断(每题 1 分,共 10 分):...............................................................................................3 四、数制转化(每题 2 分,共 10 分):.......................................................................................3 五、逻辑函数化简(每题 5 分,共 10 分):...............................................................................3 六、分析电路:(每题 10 分,共 20 分).....................................................................................4 七、设计电路(共 10 分).............................................................................................................4 试题答案(一)...............................................................................................................................5

数字电子技术期末试卷含答案

数字电子技术期末试卷含答案

《数字电子技术基础》(第一套)一、填空题:(每空1分,共15分)=+的两种标准形式分别为()、()。

1.逻辑函数Y AB C2.将2004个“1”异或起来得到的结果是()。

3.半导体存储器的结构主要包含三个部分,分别是()、()、()。

4.8位D/A转换器当输入数字量为5v。

若只有最低位为高电平,则输出电压为()v;当输入为,则输出电压为()v。

5.就逐次逼近型和双积分型两种A/D转换器而言,()的抗干扰能力强,()的转换速度快。

6.由555定时器构成的三种电路中,()和()是脉冲的整形电路。

7.与PAL相比,GAL器件有可编程的输出结构,它是通过对()进行编程设定其()的工作模式来实现的,而且由于采用了()的工艺结构,可以重复编程,使它的通用性很好,使用更为方便灵活。

二、根据要求作题:(共15分)1.将逻辑函数P=AB+AC写成“与或非”表达式,并用“集电极开路与非门”来实现。

2.图1、2中电路均由CMOS门电路构成,写出P、Q 的表达式,并画出对应A、B、C的P、Q波形。

三、分析图3所示电路:(10分)1)试写出8选1数据选择器的输出函数式;2)画出A2、A1、A0从000~111连续变化时,Y的波形图;3)说明电路的逻辑功能。

四、设计“一位十进制数”的四舍五入电路(采用8421BCD码)。

要求只设定一个输出,并画出用最少“与非门”实现的逻辑电路图。

(15分)五、已知电路及CP、A的波形如图4(a) (b)所示,设触发器的初态均为“0”,试画出输出端B和C的波形。

(8分)BC六、用T触发器和异或门构成的某种电路如图5(a)所示,在示波器上观察到波形如图5(b)所示。

试问该电路是如何连接的?请在原图上画出正确的连接图,并标明T的取值。

(6分)七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。

ROM中的数据见表1所示。

试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形,并说明它们和CP 信号频率之比。

数字电子技术期末考试题及答案(经典)

数字电子技术期末考试题及答案(经典)

xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题(每题2分,共30分。

描述正确的在题号前的括号中打“√”,错误的打“×”)【】1、二进制有0 ~ 9十个数码,进位关系为逢十进一。

【】2、(325)8 >(225)10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。

【】4、在二进制与十六进制的转换中,有下列关系:(100111010001)2=(9D1)16【】5、8421 BCD码是唯一能表示十进制数的编码。

【】6、十进制数85的8421 BCD码是101101。

【】7、格雷码为无权码,8421 BCD为有权码。

【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。

【】9、逻辑变量的取值,1比0大。

【】10、在逻辑代数中,逻辑变量和函数均只有0和1两个取值,且不表示数量的大小。

【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立,所以AB=0成立。

【】14、在时间和幅度上均不连续的信号是数字信号,所以语音信号是数字信号。

【】15、逻辑函数的运算次序为:先算括号内,后算括号外;先求与,再求或,最后求非。

【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。

【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。

【】19、n个变量组成的最小项总数是2n个。

【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。

【】21、逻辑函数化简过程中的无关项一律按取值为0处理。

【】22、数字电路中晶体管工作在开关状态,即不是工作在饱和区,就是工作在截止区。

【】23、TTL或非门的多余输入端可以接高电平。

【】24、某一门电路有三个输入端A、B、C,当输入A、B、C不全为“1”时,输出Y为“0”,输入A、B、C全为高电平“1”时,输出Y为“1”,此门电路是或门电路。

数字电子技术(模拟试题1)

数字电子技术(模拟试题1)

数字电子技术(模拟试题1)1、(110.101)2=()10,(12.7)10=()22、构成组合逻辑电路的基本逻辑单元是(),构成时序逻辑电路的基本逻辑单元电路是()。

3、TTL反相器的电压传输特性曲线中,转折区中点对应的输入电压称为()电压。

4、当七段显示译码器的输出为高电平有效时,应选用共()极数码管。

5、触发器移步输入端为低电平有效时,如果异步输入端RD=1,SD=0,则触发器直接置成()状态。

6.数字电路中,常用的脉冲波形产生电路是()器。

7、A/D和D/A转换器的转换精度指标,可采用()和()两个参数描述。

8、几个集电极开路与非门(OC门)输出端直接相连,配加负载电阻后实现()功能。

二、(15%)1、将逻辑函数化为最小项之和形式:Y=ABC+AC+BC2、用公式法化简逻辑函数:Y1=AC+AD+CD,Y2=AD+AD+AB+AC+BD+ACEF+BEF+DEFG;3、用卡诺图化简逻辑函数:Y1=ABC+ABD+ACD+CD+ABC+ACD,Y2(ABC)=∑(m0,m1,m2,m4),约束条件:m3+m5+m6+m7=01、试说明能否将与非门、或非门、异或门分别当作反响起来使用?如果可以,各个门电路的输入端该如何连接?(利用两个输入一个输出的逻辑符号图分别表示出各门电路作为反向器使用时对应输入端的接法)。

2、4位输入的倒T型电阻网络D/A转换器,VREF=-8V,在Rf=R的条件下,输入数字量d3d2d1d0=1010时,输出电压U0的数值是多少?四、设计电路1、举重比赛中有A、B、C三名裁判,A为主裁,当两名或两名以上裁判(必须包括A在内)认为运动员上举杠铃合格,才能认为成功。

(1)、要求列真值表,用与非门电路设计该逻辑电路。

(2)、用74LS138芯片配合适当的门电路设计该逻辑电路。

(完整版)数字电子技术基础试题及答案(1)

(完整版)数字电子技术基础试题及答案(1)

数字电子技术基础期末考试试卷一、填空题1. 时序逻辑电路一般由 和 两分组成。

2. 十进制数(56)10转换为二进制数为 和十六进制数为 。

3. 串行进位加法器的缺点是 ,想速度高时应采用 加法器。

4. 多谐振荡器是一种波形 电路,它没有稳态,只有两个 。

5. 用6个D 触发器设计一个计数器,则该计数器的最大模值M= 。

二、化简、证明、分析综合题:1.写出函数F (A,B,C,D) =A B C D E ++++的反函数。

2.证明逻辑函数式相等:()()BC D D B C AD B B D ++++=+ 3.已知逻辑函数F= ∑(3,5,8,9,10,12)+∑d(0,1,2) (1)化简该函数为最简与或式:(2)画出用两级与非门实现的最简与或式电路图:4.555定时器构成的多谐振动器图1所示,已知R 1=1K Ω,R 2=8.2K Ω,C=0.1μF 。

试求脉冲宽度T ,振荡频率f 和占空比q 。

图15.某地址译码电路如图2所示,当输入地址变量A7-A0的状态分别为什么状态 时,1Y 、6Y 分别才为低电平(被译中)。

图2………………………密……………………封…………………………装…………………订………………………线………………………系别 专业(班级) 姓名 学号……线………………………6.触发器电路就输入信号的波形如图3所示,试分别写出D触发器的Q和Q1的表达式,并画出其波形。

图3D= Q n+1= Q1=7. 已知电路如图4所示,试写出:①驱动方程;②状态方程;③输出方程;④状态表;⑤电路功能。

图4三、设计题:(每10分,共20分)1.设计一个三变量偶检验逻辑电路。

当三变量A、B、C输入组合中的“1”的个数为偶数时F=1,否则F=0。

选用8选1数选器或门电路实现该逻辑电路。

要求:(1)列出该电路F(A,B,C)的真值表和表达式;(2)画出逻辑电路图。

2.试用74161、3-8译码器和少量门电路,实现图5所示波形VO1、VO2,其中CP为输入波形。

数字电子技术期末考试题及答案(经典)

数字电子技术期末考试题及答案(经典)

xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题(每题2分,共30分。

描述正确的在题号前的括号中打“√”,错误的打“×”)【】1、二进制有0 ~ 9十个数码,进位关系为逢十进一。

【】2、(325)8 >(225)10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。

【】4、在二进制与十六进制的转换中,有下列关系:(100111010001)2=(9D1)16【】5、8421 BCD码是唯一能表示十进制数的编码。

【】6、十进制数85的8421 BCD码是101101。

【】7、格雷码为无权码,8421 BCD为有权码。

【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。

【】9、逻辑变量的取值,1比0大。

【】10、在逻辑代数中,逻辑变量和函数均只有0和1两个取值,且不表示数量的大小。

【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立,所以AB=0成立。

【】14、在时间和幅度上均不连续的信号是数字信号,所以语音信号是数字信号。

【】15、逻辑函数的运算次序为:先算括号内,后算括号外;先求与,再求或,最后求非。

【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。

【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。

【】19、n个变量组成的最小项总数是2n个。

【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。

【】21、逻辑函数化简过程中的无关项一律按取值为0处理。

【】22、数字电路中晶体管工作在开关状态,即不是工作在饱和区,就是工作在截止区。

【】23、TTL或非门的多余输入端可以接高电平。

【】24、某一门电路有三个输入端A、B、C,当输入A、B、C不全为“1”时,输出Y为“0”,输入A、B、C全为高电平“1”时,输出Y为“1”,此门电路是或门电路。

数字电子技术模拟试题一和答案

数字电子技术模拟试题一和答案

读书破万卷下笔如有神《数字电子技术》模拟试题一一、单项选择题本题共小题每小题分,分)10202( 1.下列四个数中,与十进制数(163)不相等的是( )。

D A、(A3) B、(10100011)C、(000101100011) D、8421BCDHB(203) O。

)2.函数的标准与或表达式是(m(0,2,3)、CF=∑、F=∑m(0,2,3,5) B、F=∑m(1,4,5,6,7)Am(0,1,5,7)∑、F=D 。

)3.下列说法不正确的是(时称为正逻辑、低电平表示逻辑1A、当高电平表示逻辑0) (高阻态、高电平、低电平B、三态门输出端有可能出现三种状态OC门输出端直接连接可以实现正逻辑的线与运算C、OC门D、集电极开路的门称为)。

( 4.引起组合逻辑电路竞争与冒险的原因是、电源不D、电路延时B、干扰信号CA、逻辑关系错稳定。

)触发器转换为D触发器,应使( 5.为实现将JK为集成异步十进制加计数器芯片,其初始状态为6.74390)。

CP脉冲后,计数器的状态为(6QQQQ=1001,经过个02130101 D、C、B0011 、0100 0000 A、。

)( ,有(ROM)存储容量的只读存储器864k×一片7.读书破万卷下笔如有神A、64条地址线和8条数据线B、64条地址线和16条数据线C、16条地址线和8条数据线D、16条地址线和16条数据线8.对电压、频率、电流等模拟量进行数字处理之前,必须将其进行()。

A、直接输入B、随意C、D/A转换D、A/D转换9.石英晶体多谐振荡器的突出优点是( )。

A、振荡频率稳定B、电路简单C、速度高D、输出波形边沿陡峭10.用555定时器构成单稳态触发器,其输出脉宽为()。

A、0.7RCB、1.1RCC、1.4RCD、1.8RC二、判断题本题共小题每题分共分)(21020,,( )1. 在二进制与十六进制的转换中,有下列关系:(1001110111110001)B=(9DF1)H( )2. 8421码和8421BCD码都是四位二进制代码。

数字电子技术期末复习题库及答案(1).doc

数字电子技术期末复习题库及答案(1).doc

第1单元能力训练检测题一、填空题1、由二值变量所构成的因果关系称为逻辑关系。

能够反映和处理逻辑关系的数学工具称为逻辑代数。

2、在正逻辑的约定下,“1”表示高电平,“0”表示低电平。

3、数字电路中,输入信号和输出信号之间的关系是逻辑关系,所以数字电路也称为逻辑电路。

在逻辑关系中,最基本的关系是与逻辑、或逻辑和非逻辑。

4、用来表示各种计数制数码个数的数称为基数 ,同一数码在不同数位所代表的权不同。

十进制计数各位的基数是10, 位权是10的幂。

5、 8421 BCD码和 2421 码是有权码;余3 码和格雷码是无权码。

6、进位计数制是表示数值大小的各种方法的统称。

一般都是按照进位方式来实现计数的,简称为数制。

任意进制数转换为十进制数时,均采用按位权展开求和的方法。

7、十进制整数转换成二进制时采用除2取余法;十进制小数转换成二进制时采用乘2取整法。

8、十进制数转换为八进制和十六进制时,应先转换成二进制,然后再根据转换的二进数,按照三个数码一组转换成八进制;按四个数码一组转换成十六进制。

9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。

10、最简与或表达式是指在表达式中与项中的变量最少,且或项也最少。

13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。

卡诺图的画图规则:任意两个几何位置相邻的最小项之间,只允许一位变量的取值不同。

14、在化简的过程中,约束项可以根据需要看作 1 或 0 。

二、判断正误题1、奇偶校验码是最基本的检错码,用来使用PCM方法传送讯号时避免出错。

(对)2、异或函数与同或函数在逻辑上互为反函数。

(对)3、8421BCD码、2421BCD码和余3码都属于有权码。

(错)4、二进制计数中各位的基是2,不同数位的权是2的幂。

(对)3、每个最小项都是各变量相“与”构成的,即n个变量的最小项含有n个因子。

(对)4、因为逻辑表达式A+B+AB=A+B成立,所以AB=0成立。

数电期末试卷及答案(共4套)

数电期末试卷及答案(共4套)

数电期末试卷及答案(共4套)XX⼤学信息院《数字电⼦技术基础》期终考试试题(110分钟)(第⼀套)⼀、填空题:(每空1分,共15分)1.逻辑函数Y AB C=+的两种标准形式分别为()、()。

2.将2004个“1”异或起来得到的结果是()。

3.半导体存储器的结构主要包含三个部分,分别是()、()、()。

4.8位D/A转换器当输⼊数字量10000000为5v。

若只有最低位为⾼电平,则输出电压为()v;当输⼊为10001000,则输出电压为()v。

5.就逐次逼近型和双积分型两种A/D转换器⽽⾔,()的抗⼲扰能⼒强,()的转换速度快。

6.由555定时器构成的三种电路中,()和()是脉冲的整形电路。

7.与PAL相⽐,GAL器件有可编程的输出结构,它是通过对()进⾏编程设定其()的⼯作模式来实现的,⽽且由于采⽤了()的⼯艺结构,可以重复编程,使它的通⽤性很好,使⽤更为⽅便灵活。

⼆、根据要求作题:(共15分)1.将逻辑函数P=AB+AC写成“与或⾮”表达式,并⽤“集电极开路与⾮门”来实现。

2.图1、2中电路均由CMOS门电路构成,写出P、Q 的表达式,并画出对应A、B、C的P、Q波形。

三、分析图3所⽰电路:(10分)1)试写出8选1数据选择器的输出函数式;2)画出A2、A1、A0从000~111连续变化时,Y的波形图;3)说明电路的逻辑功能。

四、设计“⼀位⼗进制数”的四舍五⼊电路(采⽤8421BCD码)。

要求只设定⼀个输出,并画出⽤最少“与⾮门”实现的逻辑电路图。

(15分)五、已知电路及CP、A的波形如图4(a) (b)所⽰,设触发器的初态均为“0”,试画出输出端B和C的波形。

(8分)BC六、⽤T触发器和异或门构成的某种电路如图5(a)所⽰,在⽰波器上观察到波形如图5(b)所⽰。

试问该电路是如何连接的?请在原图上画出正确的连接图,并标明T的取值。

(6分)七、图6所⽰是16*4位ROM和同步⼗六进制加法计数器74LS161组成的脉冲分频电路。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

系、班 姓 名 座 号
…………………密……………封……………线……………密……………封……………线…………………
《数字电子技术》课程考试题(1答卷)
( 年 月 日) 题 号

二 三 四 五
总分
复核人
得 分 评卷人
一、单项选择题(在每小题的备选答案中选出一个正确的答案,并将答案的号码填在括号内。

每小题2分,共20分)
1、指出下列各种触发器中,哪些可以用来构成移位寄存器和计数器( 2 )。

(1)基本RS 触发器(2)边沿JK 触发器(3)同步RS 触发器(4)同步D 锁存器
2、构成一个9进制加法计数器共需( 4 )个触发器。

(1)3 (2)10 (3)2 (4)4
3、基本RS-FF 由二个与非门或者由二个或非门交叉构成,由二个与非门构成的
基本RS-FF 输入端触发信号是( 1 )。

(1) 低电平 (2)高电平 (3)脉冲前边沿 (4)脉冲后边沿
4、用CMOS 门电路组成的单稳态电路,脉冲宽度Tw 由(1 )决定。

(1)R 、C (2)触发信号 (3)电源电压 (4)以上都是
5、用若干RAM 实现位扩展而组成多位的RAM 时,其方法是将下列选项中的( 2 )
以外的部件相应地并联在一起。

(1)地址线 (2)数据线(输出线) (3)片选信号线 (4)读/写线
6、在一个N 位计数器中,时钟信号到达时,各触发器的翻转有先有后,这种触
发器称为( 2 )。

(1)同步计数器 (2)异步计数器 (3)时空计数器 (4)移位寄存计数器
7.下列函数式中,是最小项之和形式的为( B )
8.和TTL 电路相比,CMOS 电路最突出的优势在于( D )
A .可靠性高;
B .抗干扰能力强;
C .速度快;
D .功耗低。

9.可以将输出端直接并联实现“线与”逻辑的门电路是(D )
A .三态输出的门电路;
B .推拉式输出结构的TTL 门电路;
C .互补输出结构的CMOS 门电路;
D .集电极开路输出的TTL 门电
路。

10.在图1的TTL 门电路中,输出为高电平的是( D )
图1
二、填空题(每小题2分,共20分) 1、(11101001)2=( 35 )10=( 23 )16
3 2、对边沿JK 触发器,若现态为0时,若要次态为1有K= 0 ,J= 1和 K=
1 ,J= 1 两种方法。

4 3、_触发_器是时序逻辑电路最基本的部件;_加法_器是最基本的算术运算部件。

1 4、 转换精度 和 转换速度 是A/D 、D/A 转换器的两个最重要的指标。

5、ROM 电路主要由 存储矩阵 、 地址译码器 、 输出缓冲器 三部分组成。

6、RS 触发器特性方程是: n n Q R S R S Q +=+1 )(0约束条件=RS 。

7、两个M 进制计数器,第一个高位接第二个的时钟端,第一个时钟端输入计数脉冲,此
计数器组成_M 2_进制计数器。

8、若将D 触发器转换成T 触发器,则应令D= T Q n ⊕。

9、数值比较器的比较结果有:_大于__、_小于___、_等于_。

10、移位寄存器既能 _存贮__数据,又能完成_移位__功能。

三、简答题(每小题5分,共10分)
1、比较简单门电路、TTL 集成逻辑门电路、CMOS 门电路的优缺点。

答:1)TTL 集成逻辑门电路的输入级采用多发射极三级管、输出级采用达林顿结构,这不仅提
高了门电路的开关速度,也使电路有较强的驱动负载的能力。

2)CMOS 门电路。

与TTL 门电路相比,它的优点是功耗低,扇出数大,噪声容限大,开关速
度与TTL 接近,已成为数字集成电路的发展方向。

2、多谐振荡器、单稳态触发器、双稳态触发器(普通触发器),各有几个暂稳态?各有几个能够
自动保持的稳定状态?并说明每种电路的主要用途。

答:多谐振荡器:无稳态,有两个暂稳态;主要用于振荡信号的生产。

单稳态触发器:一个稳态,一个暂稳态;主要用于延时、定时、整形。

双稳态触发器:两个稳态;是时序电路的最基本单元电路,组成各种时序电路。

第一页
系、班 姓 名 座 号
…………………密……………封……………线……………密……………封……………线…………………
四、分析、设计和计算题(共40分)
1、组合电路如图2所示,写出图中所示逻辑图的逻辑函数表达式,并简要说明其逻辑功能。

(8分)
图2 解:P=(ABC)' L=AP+BP+CP=(ABC)'(A +B +C ) (表达式3分),(真值表3分) 其逻辑功能是:当A 、B 、C 三个变量不一致时,电路输出为“1”,所以这个电路称为“不一致电路” (2分) 2、(8分)用卡诺图将下列两函数分别化简成为最简与或式。

(Σm 为最小项之和。


(1)F1(A ,B ,C ,D )=Σm (0,1,2,5,6,8,9,10,12,14) (2)
解:
每小题4分(卡诺图3分,表达式1分)
3、用74160构成的电路如图3所示,请指出该电路为几进制计数器?(74160是十进制计数器,
具异步清零和同步置数功能。

)(4分)
图3
解:该电路为5进制计数器.
4、如果要实现如下图4所示各TTL 门电路输出端所示的逻辑关系,请分析各电路输入端的连接
是否正确?如果不正确,请予以改正。

(6分)
图4
解:a)不正确,改正图如下图. (判断1分,改图1分) b) 不正确,改正图如下图. (判断1分,改图1分) c) 不正确,改正图如下图. (判断1分,改图1分)
第二页
系、班 姓 名 座 号
…………………密……………封……………线……………密……………
封……………线…………………
5、用一个集成译码器74L138和二个与非门(自行添加)实现下列二输出逻辑函数,并画连线图。

(S1、S2、S3是集成译码器74L138三个输入选通控制端)。

(8分)
解:Y1=A'B'C+AB'C'+ABC+A'BC =m1+m3+m4+m7=((m1)’(m3)’(m4) ’(m7)’)’ Y2=A'B'C'+AB'C'+ABC' =m0+m4+m6=((m0)’(m4)’(m6)’)’ 画连线图如下图所示.
6、(6分)画出图5中各JK 触发器在时钟信号作用下输出端Q 0、Q 1电压的波形。

设各触发器初态为0。

图5 解:
五、设计题(10分)
用与非门设计一个举重裁判表决电路。

要求写出整个设计过程,并画出你所设计的逻辑图。

设举重比赛有3个裁判,一个主裁判和两个副裁判,杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定,只有当两个或两个以上裁判判明成功,并且其中有一个为主裁判时,表明成功的灯才亮。

第三页
解:A 、B 、C 是提供给裁判用的开关,A 专门提供给主裁用,B 、C 给副裁用。

设A 、B 、C 为1表示开关闭合(裁决为成功),0表示开关断开(裁决为失败); Y 为1表示灯亮(总裁决为成功),为0表示灯暗(总裁决为失败)。

(2分) 真值表: (2分)
得到函数表示形式并化简为最简与或式:(2分) Y=((AB)'(AC)')'(与非-与非式)(1分)
逻辑图: (3分)
AC AB ABC C AB C B A Y +=+'+'=。

相关文档
最新文档