数字逻辑第六章(2010)

合集下载

数字逻辑第六章课件

2. 应用举例
A3 =0时，片Ⅰ工作，片Ⅱ禁止
(1)功能扩展(利用使能端实现)
仿真扩展位控制图3-9 用两片74LS138译码器构成4线—16线译码器 A3 =1时，片Ⅰ禁止，片Ⅱ工作使能端
(2) 实现组合逻辑函数F（A，B，C）
F ( A, B, C ) mi (i 0 ~ 7)
Ai 0 0 0 0 1 1 1 1 Bi 0 0 1 1 0 0 1 1 Ci-1 0 1 0 1 0 1 0 1 Si 0 1 1 0 1 0 0 1 Ci 0 0 0 1 0 1 1 1
Si Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 Ai ( Bi Ci 1 Bi Ci 1 ) Ai ( Bi Ci 1 Bi Ci 1 ) Ai ( Bi Ci 1 ) Ai ( Bi Ci 1 ) Ai Bi Ci 1
试将8421BCD码转换成余3BCD码（1）真值表（2）卡诺图
0 1 2 3 4 5 6 7 8 9 10 8421码余3码 B3 B2 B1 B0 E3 E2 E 1 E0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 1 0 1 0
Yi S mi mi ( S 1, i 0,1,2,7)
比较以上两式可知，把3线—8线译码器 74LS138地址输入端（A2A1A0）作为逻辑函数的输入变量（ABC），译码器的每个输出端Yi都与某一个最小项mi相对应，加上适当的门电路，就可以利用译码器实现组合逻辑函数。

《数字逻辑教案》

《数字逻辑教案》word版第一章：数字逻辑基础1.1 数字逻辑概述介绍数字逻辑的基本概念和特点解释数字逻辑在计算机科学中的应用1.2 逻辑门介绍逻辑门的定义和功能详细介绍与门、或门、非门、异或门等基本逻辑门1.3 逻辑函数解释逻辑函数的概念和作用介绍逻辑函数的表示方法，如真值表和逻辑表达式第二章：数字逻辑电路2.1 逻辑电路概述介绍逻辑电路的基本概念和组成解释逻辑电路的功能和工作原理2.2 逻辑电路的组合介绍逻辑电路的组合方式和连接方法解释组合逻辑电路的输出特点2.3 逻辑电路的时序介绍逻辑电路的时序概念和重要性详细介绍触发器、计数器等时序逻辑电路第三章：数字逻辑设计3.1 数字逻辑设计概述介绍数字逻辑设计的目标和方法解释数字逻辑设计的重要性和应用3.2 组合逻辑设计介绍组合逻辑设计的基本方法和步骤举例说明组合逻辑电路的设计实例3.3 时序逻辑设计介绍时序逻辑设计的基本方法和步骤举例说明时序逻辑电路的设计实例第四章：数字逻辑仿真4.1 数字逻辑仿真概述介绍数字逻辑仿真的概念和作用解释数字逻辑仿真的方法和工具4.2 组合逻辑仿真介绍组合逻辑仿真的方法和步骤使用仿真工具进行组合逻辑电路的仿真实验4.3 时序逻辑仿真介绍时序逻辑仿真的方法和步骤使用仿真工具进行时序逻辑电路的仿真实验第五章：数字逻辑应用5.1 数字逻辑应用概述介绍数字逻辑应用的领域和实例解释数字逻辑在计算机硬件、通信系统等领域的应用5.2 数字逻辑在计算机硬件中的应用介绍数字逻辑在中央处理器、存储器等计算机硬件部件中的应用解释数字逻辑在计算机指令执行、数据处理等方面的作用5.3 数字逻辑在通信系统中的应用介绍数字逻辑在通信系统中的应用实例，如编码器、解码器、调制器等解释数字逻辑在信号处理、数据传输等方面的作用第六章：数字逻辑与计算机基础6.1 计算机基础概述介绍计算机的基本组成和原理解释计算机硬件和软件的关系6.2 计算机的数字逻辑核心讲解CPU内部的数字逻辑结构详细介绍寄存器、运算器、控制单元等关键部件6.3 计算机的指令系统解释指令系统的作用和组成介绍机器指令和汇编指令的概念第七章：数字逻辑与数字电路设计7.1 数字电路设计基础介绍数字电路设计的基本流程解释数字电路设计中的关键概念，如时钟频率、功耗等7.2 数字电路设计实例分析简单的数字电路设计案例讲解设计过程中的逻辑判断和优化7.3 数字电路设计工具与软件介绍常见的数字电路设计工具和软件解释这些工具和软件在设计过程中的作用第八章：数字逻辑与数字系统测试8.1 数字系统测试概述讲解数字系统测试的目的和方法解释测试在保证数字系统可靠性中的重要性8.2 数字逻辑测试技术介绍逻辑测试的基本方法和策略讲解测试向量和测试结果分析的过程8.3 故障诊断与容错设计解释数字系统中的故障类型和影响介绍故障诊断方法和容错设计策略第九章：数字逻辑在现代技术中的应用9.1 数字逻辑与现代通信技术讲解数字逻辑在现代通信技术中的应用介绍数字调制、信息编码等通信技术9.2 数字逻辑在物联网技术中的应用解释数字逻辑在物联网中的关键作用分析物联网设备中的数字逻辑结构和功能9.3 数字逻辑在领域的应用讲述数字逻辑在领域的应用实例介绍逻辑推理、神经网络等技术中的数字逻辑基础第十章：数字逻辑的未来发展10.1 数字逻辑技术的发展趋势分析数字逻辑技术的未来发展方向讲解新型数字逻辑器件和系统的特点10.2 量子逻辑与量子计算介绍量子逻辑与传统数字逻辑的区别讲解量子计算中的逻辑结构和运算规则10.3 数字逻辑教育的挑战与机遇分析数字逻辑教育面临的挑战讲述数字逻辑教育对培养计算机科学人才的重要性重点和难点解析重点环节一：逻辑门的概念和功能逻辑门是数字逻辑电路的基本构建块，包括与门、或门、非门、异或门等。

数字逻辑第六章

LDB ( Q2 Q1 ) T2
ADD Q2Q1 (电平信号控制)
CLR Q2 Q1 (电平信号控制)
1
2
P172 例6 举例
T 1 T1 T2
T1
2
3
4
5
6
7
8
T2
CLR
LDA LDB ADD
P172 例6 举例
例2
已知ASM图如下，用PLA阵列和一定数量的D触发器实现。
3个状态-----需要2个触发器
S0 S1 S2 S3
函数发生器
4
Ai i = 0,1,2,3
4
Bi
子系统ALU
74LS181功能表
演示_74LS181功能
74LS181
● 二、寄存器堆
寄存器
通用寄存器：暂存参与ALU运算的数据和结果。4、8、16、32位
专用寄存器：状态寄存器、指令寄存器、程序计数器
ALU A E A0~3 B E B0~3 双端口寄存器组
数字系统
要求
最上层系统设计
划分
若干子系统
划分
若干功能块
From top to down 自上而下
设计控制器简单的模块
时序机
数字系统的设计方法
概念设计系统验证系统设计和描述
系统划分设计者
功能验证
子系统功能描述
综合电子系统设计自动化 EDA Electronic Design Automation 芯片数字系统的设计流程
0
1
X
S2
S3
1 0 P169 例4演示 ASM图举例
1
X
Z=1
例3 同步时序状态机如图所示，其中X1、X2是两个外部输入信号，Z是输出信号。将时序状态机转换为ASM图。

数字电路课件-数字逻辑设计第六章-文档资料

74x151 S[2:0] DI0 DI1 DI2 DI3 DI4 DI5 DI6 DI7
4
74x151 S[2:0] DI1 DI2 DI2 DI3 DI3 DI4 DI4 DI5 DI5 DI6 DI6 DI7 DI7 DI0 DI0 DI1 EN CBA D0 D1 D2 D3 D4 D5 D6 D7
B0
解：1、写表达式 2、列真值表
G0
G3 = B3 G2 = B3B2 G1 = B2B1 G0 = B1B0
3、分析功能二进制码至格雷码的转换电路
24
组合电路的综合
用门电路
函数化简
问题逻辑选定器件类型将函数式变换用MSI组合电路或PLD 电路处理电路
描述
抽象
实现
真值表或函数式
25
P2 X1X0
00 Y 01 Y11 10 Y1Y X P3 P2 0 1 X0 1 0 00 0 0 0 0 0 0 0 0 0 010 0 1 0 0 0 0 1 0 0 110 1 1 10 0 0 0 0 1 0 0 0 101 0 1 1 10 0 0 0 0 1 1 0 0 0 0 1 1 1 0 0 1 0 0 0 0 0 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 0 0 1 1 0 0 0 0 1 1 0 1 0 1 1 1 1 0 1 0 1 1 1 1
S=0 Y=A S=1 Y=B 74x157
P341图6-8
G 1Y~4Y S 1A~4A 1B~4B
74x157 G 1Y~4Y S 1A~4A 1B~4B
P7~0
Q7~0
M X[7:0] Y[7:0]
20
P=Q P>Q

6doc-第六章采用中、大规模集成电路的逻辑设计

第六章采用中、大规模集成电路的逻辑设计教学重点：在了解典型中、大规模集成电路逻辑功能的基础上，掌握现代逻辑设计的方向。

教学难点：采用双向移位寄存器设计的计数器的“模”的概念。

6．1二进制并行加法器(四位超前进位加法器74283)介绍能提高运算速度的四位超前进位加法器74283。

对于这些集成电路，主要是掌握它的外部功能，以便设计成其它逻辑电路。

对内部逻辑电路只作一般了解。

四位超前进位加法器74283是中规模集成电路的组合逻辑部件。

74283引脚较少，输入端为被加数和加数共8个，另一个从低位来的进位端1个。

输出端5个，其中4个为和数端，1个为向高位的进位端。

这两个进位端可用来扩展容量。

功能：对被加数和加数作二进制数的加法运算，运算结果为二进制数，亦可看成代码。

例6.1 用四位二进制加法器74283设计一个四位加法/减法器。

●逻辑符号内的引脚符号与外部电路的输入到引脚的信号要加以区别。

设计思路：两数做加法时，信号直接加到引脚；做减法时先把减数连同符号位按位求反，同时从低位来的进位端置1，即变成补码信号后再加到引脚，把减法转化为加法。

设计方法：在加数的每个引脚端前接一个异或门输出端，异或门的两个输入端一个接加数或减数的输入信号，另一个接加、减法控制信号，低位来的进位端连接这控制端。

当控制端信号为1时，输入信号通过异或门后变反，故作减法运算；当控制端信号为0时，输入信号通过异或门后不变，故作加法运算。

所设计的逻辑电路图见P196图6.3。

例6.2 用四位二进制加法器74283设计一个将8421BCD 码转换成余3码的代码转换电路。

设计思路和方法：余3码是从8421BCD 码加3后实现的，故在被加数端接入8421BCD 码信号后，可直接在加数信号输入端接0011信号即可。

这时和数输出端就输出余3码。

●注意：从低位来的进位端应置0，不能悬空(因悬空的效果是高电平1)。

所设计的逻辑电路图见P196图6.4。

在线网课《数字逻辑(山东联盟-烟台大学)》课后章节测试答案

绪论单元测试1【多选题】(5分)计算机的五大组成部分是（）、（）、（）、输入设备和输出设备。

A.控制器B.运算器C.硬盘D.存储器2【判断题】(5分)数字逻辑课程是计算机专业的一门学习硬件电路的专业基础课。

A.错B.对3【判断题】(5分)计算机的运算器是能够完成算术和逻辑运算的部件，逻辑运算比如与运算。

A.错B.对第一章测试1【单选题】(10分)与二进制数1101011.011对应的十六进制数为（）A.53.3B.73.3C.6B.3D.6B.62【单选题】(10分)与二进制数101.011等值的十进制数是（）A.5.175B.5.375C.3.625D.5.6753【单选题】(10分)（17）10对应的二进制数是（）A.10011B.101111C.10110D.100014【判断题】(10分)数字电路中用“1”和“0”分别表示两种状态,二者通常无大小之分A.错B.对5【判断题】(10分)格雷码具有任何相邻码只有一位码元不同的特性A.对B.错6【多选题】(20分)以下代码中为无权码的为()A.余三码B.格雷码C.5421BCD码D.8421BCD码7【单选题】(10分)十进制数25用8421BCD码表示为（）A.00100101B.11010C.11001D.101018【单选题】(10分)BCD码1001对应的余3BCD码是（）A.1011B.1100C.1000D.10109【单选题】(10分)8421BCD码001001010100转换成十进制数为（）A.252B.1250C.1124D.254第二章测试1【单选题】(5分)在何种输入情况下，“或非”运算的结果是逻辑0A.任一输入为0，其他输入为1B.全部输入是0C.全部输入是1D.任一输入为12【单选题】(5分)一个两输入端的门电路，当输入为1和0时，输出不是1的门是（）A.或门B.异或门C.与非门D.或非门3【多选题】(10分)求一个逻辑函数F的对偶式，可将F中的（）。

数字逻辑第六章习题答案

6 用T触发器作为存储元件，设计一个脉冲异步时序电路，该x2”时，在输出端Z产生一个脉冲，平时Z输出为0。解
(1) 建立原始状态图和原始状态表
由题意可知，该电路有两个输入，一个输出。由于要求输出为脉冲信号，所以，应将电路设计成 Mealy模型。设电路初始状态为A，根据题意可作出原始状态图如图10所示，原始状态表如表6所示。
2 分析图所示脉冲异步时序逻辑电路。 (1) 作出状态表和时间图； (2) 说明电路逻辑功能。
解（1）该电路是一个Moore型脉冲异步时序逻辑电路,其输出即电路状态。激励函数表达式为
(2) 电路的状态表
（3）时间图
（4）由时间图可知，该电路是一个模6计数器。
3 分析图5所示脉冲异步时序逻辑电路。 (1) 作出状态表和状态图；
1 1
③最高位触发器的状态y2在y1由0变为1时发生变化，即y1发生一次0→1的跳变，触发器产生一次翻转。因此，可令该触发器的时钟端信号C2=y1，输入端信号 D2 y2
（3）综合上述分析结果，可得到三位二进制减1计数器的激励函数表达式为
（4）根据所得激励函数表达式，可画出三位二进制减1计数器的逻辑电路图如图9所示。
(2) 状态化简表6所示状态表已达最简。 (3) 状态编码由于最简状态表中有三个状态，故需用两位二进制代码表示。设状态变量为y2、y1，根据相邻编码法原则，可令 y2y1=00表示状态A, y2y1=01表示状态B, y2y1=11表示状态 C，由此得到二进制状态表如表7所示。
(4) 确定激励函数和输出函数确定激励函数和输出函数时注意： ● 对于多余状态y2y1=10和不允许输入x2x1=11，可作为无关条件处理； ● 当输入x2x1=00时，电路状态保持不变； ● 由于触发器时钟信号作为激励函数处理，所以，可假定次态与现态相同时，触发器时钟信号为0，T端为d。据此，可列出激励函数和输出函数真值表如表8所示。

《数字逻辑设计》第6章险象及消除

3）3号门：或门功能错误，有问题
if WYZ=001, F=X' from X to F：存在3条路径
组ห้องสมุดไป่ตู้电路中的险象
功能冒险
多个输入信号同时改变，因速度不同产生错误信号脉冲
F (100) = F (111) = 1
BC A 00 01 11 10
0 11 1 1 0
初值 C 较快： 100 B 较快： 100
过渡值 101 110
终值 111 111
F值 111 101
静态1冒险
BC: 00 11
真值表
ABC F 0000 0010 0100 0111 1001 1011 1100 1111
Unit 6 组合逻辑电路设计
使用有限扇入门设计组合电路组合电路中的险象
Gate Delays Static hazard
险象判断及消除
静态1冒险静态0冒险
输出波形
动态冒险输入信号发生一次改变引起多个错误信号脉冲
功能冒险多个输入信号的变化不同步而产生的错误信号脉冲
Example
组合电路中的险象
F = AB+AC
理论上
if B = C =1 F = A + A=1
A
B
e
d
A
g
+F
dg
e
C
F
tp
实际上
静态1冒险
Example
化简后是否存在相切的卡诺圈
F = AD+AC+ABC
CD AB 00
00 0 01 0 11 1 10 0
01 11 10 111 111 100 000
BCD=101时，存在险象

数字逻辑设计第6章时序逻辑电路习题与解答

图 6-73 题 6-10 解：
L’／C 为 1 时，装入无效，161 对输入的 CLK 进行计数。 L’／C 为 1 或为 O 时，装入有效，而装入值为 D3=Q2，D2=Q1，D1=Q0，D0=串行输入数据，所以该电路的功能将数据左移，低位补的是串行输入数据。 6-11 试分析图 6-74 的计数器在 C=1 和 C=0 时各为几进制计数器?
第 6 章习题
6-1 说明时序电路和组合电路在逻辑功能和电路结构上有何不同?
题 6-1 答：
逻辑功能上，时序电路任一时刻的输出不仅取决于当时的输入，而且与电路的原状态有关。
结构上的特点有两点： (1)时序电路中包含存储元件，通常由触发器构成。 (2)时序电路的存储元件的输出和电路输入之间存在着反馈连接。
Q2Q1Q0
000
/0
/1
001
/0
010
/0
101
/0
100
/0
011
由状态转换图可画出 Q2Q1Q0 和输出 F 的状态卡诺图如下：
Q1Q0 Q2 00 01 11 10
00
0
10
Q1Q0
Q2
00
01 11 10
00
10
0 10
11 0 X X
(a)Q2 卡诺图
Q1Q0 Q2 00 01 11 10
6-3 试分析图 6-69 所示时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。
F
FF0
DQ >C 1 Q
CLK
FF1
DQ >C 1 Q
图 6-69
题 6-3 解：根据图 6-69 可写出如下驱动方程：

第6章数字逻辑基础

6.3 逻辑代数基础
6.3.1 基本逻辑运算
逻辑运算共有三种基本运算：与、或、非。 ⒈ 与逻辑和与运算
⑴ 逻辑关系只有当决定某种结果的条件全部满足时，这个结果才能产生。 B＝AB ⑵ 逻辑表达式: F＝A· ⑶ 运算规则: ① 0· 0＝ 0 ② 0· 1＝1· 0＝ 0 ③ 1· 1＝ 1 口诀：有0出0，全1出1。 ⑷ 逻辑电路符号国标符号与逻辑关系示意图
⑴ 逻辑关系条件和结果总是相反。 ⑵ 逻辑表达式： F＝ A
⑶ 运算规则: ① A＝0，F＝1
② A＝1，F＝0 ⑷ 逻辑电路符号非逻辑关系示意图
国标符号
常用符号
国际符号
⒋ 复合逻辑运算复合逻辑运算次序规则：
① 有括号时，先括号内，后括号外； ② 有非号时应先进行非运算； ③ 同时有逻辑与和逻辑或时，应先进行与运算。
⒉ 十六进制数
[N]16＝hi-1 hi－ 2 ＝进位规则：逢十六进一 ×16i-1 + ×16i-2 + … + h1 ×161 + h0 ×160
n h × 16 ∑n n=0
i -1
例如：AB H＝10×161+11×160＝160+11＝171 尾缀H表示数N是十六进制数
表6-1 十六进制数、二进制数和十进制数对应关系表
表6-2 十进制数与 8421 BCD码对应关系十进制数 8421 BCD码 0 0000 1 0001 2 0010 3 0011 4 0100 5 0101 6 0110 7 0111 8 1000 9 1001
⒉ 转换关系 ⑴ BCD码与十进制数相互转换【例6-7】[010010010001]BCD＝[0100 1001 0001]BCD＝491 4 9 1 【例6-8】786＝[0111 1000 0110]BCD＝[011110000110]BCD 7 8 6 ⑵ BCD码与二进制数相互转换

习题解答(第六章)

n
n
= X0 + Xi×2-i = -2Xs+ X0 + Xi×2-i
i 1
i 1
↓
↓
多项式表示法 → 配项

Copyright ©2012 Computer Organization Group. All rights reserved.
第六章 6.5
第六章 6.9
r 6.9 讨论若[X]补>[Y]补，是否有X>Y？解： r 若[X]补>[Y]补，不一定有X>Y。 r 当 X > 0、Y > 0 时， [X]补 - [Y]补=X-Y
当 X < 0、Y< 0 时， [X]补 - [Y]补=2+X-(2+Y)=X-Y 所以，[X]补 > [Y]补时， X > Y成立。 r 当X>0、 Y<0 时，X>Y，但由于负数补码的符号位为 1，则[X]补<[Y]补。 r 当X<0、 Y >0 时，有X < Y，但[X]补>[Y]补。
补码 [X]补 0 001 1010 1 001 1010 1 111 0001
原码 [X]原同补码
1 110 0110 1 000 1111
真值同补码 -110 0110 -000 1111

Copyright ©2012 Computer Organization Group. All rights reserved.

Copyright ©2012 Computer Organization Group. All rights reserved.
第六章 6.10
r 6.10 设[X]补 = a0 .a1a2a3a4a5a6，其中ai取0或1，若要X>-0.5，求 a0，a1，a2，……，a6的取值。

数字电子技术课件第六章时序逻辑电路(调整序列码)0609

（3）移入数据可控的并行输入移位寄存器
Z
M
Z D3 X Q3MX Q3NX
N 0 1 0 1
Q3n+1 置0 Q3不变 Q3计翻置1
0 0 1 1
X 0, Z D3 同步（并行）置数 X 1, Z M Q3 NQ3 右移
右移数据由MN组合而定
3、双向移位寄存器加选通门构成。
t1
t2
t3
存1 个数据占用1 个 cp
D1 D2 D3、 Q1 Q2 Q3波形略
二、移位寄存器
移位：按指令(cp),触发器状态可向左右相邻的触发器传递。功能：寄存，移位。
构成：相同的寄存单元（无空翻触发器）
共用统一的时钟脉冲（同步工作）分类：单向、双向
1、单向移位寄存器（4位，右移为例，JK触发器构成）（1）电路：4个相同寄存单元(4个JK触发器)；同步cp为移位指令；移1(即: Qn+1 =1) → J=1，K=0 移0(即: Qn+1 =0) → J=0，K=1
1
4个脉冲以后可从Q3～Q0并行输出1101
2、并行输入移位寄存器
可预置数的移位寄存器
（1）选通门——与或逻辑，2选1数据选择器 A B X X:控制信号 F=AX+BX X=1,F=A X=0,F=B
1
&
≥1
F
（2）电路（4位，右移，JK触发器构成）
X控制信号：X＝0，置数； X＝1，右移。 Dr右移数据输入端。 D3～D0并行数据输入端。
X控制信号：X＝0，左移，DL左移数据输入端。 X＝1，右移，Dr右移数据输入端；
双向移位寄存器示例，X控制信号：X＝0，左移， X＝1，右移，

数字逻辑(第二版)毛法尧课后题答案(1 6章)

数字逻辑（第二版）毛法尧课后题答案（1 6章）数字逻辑（第二版）毛法尧课后题答案（1-6章）“数字逻辑”的问题解决习题一1.1将以下不同的十六进制数写成加权展开式：⑴(4517.239)10=4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3⑵(10110.0101)2=1 × 24+0 × 23+1 × 22+1 × 21+0 × 20+0 × 2-1+1 × 2-2+0 × 2-3+1 × 2-4⑶(325.744)8=3 × 82+2 × 81+5 × 80+7 × 8-1+4 × 8-2+4 × 8-3⑷(785.4af)16=7×162+8×161+5×160+4×16-1+a×16-2+f×16-31.2完成下列二进制表达式的运算:1.3将下列二进制数转换为十进制、八进制和十六进制数：⑴ (1110101) 2 = (165)8 = (75) 16 = 7 × 16+5=(117)10⑵(0.110101)2=(0.65)8=(0.d4)16=13×16-1+4×16-2=(0.828125)10⑶(10111.01)2=(27.2)8=(17.4)16=1×16+7+4×16-1=(23.25)101.4将下列十进制数转换为二进制数、八进制数和十六进制数，精确到小数点后5位：⑴ （29）10=（1D）16=（11101）2=（35）8⑵(0.207)10=(0.34fdf)16=(0.001101)2=(0.15176)8⑶(33.333)10=(21.553f7)16=(100001.010101)2=(41.25237)8第1页《数字逻辑》习题解答1.5如何判断二进制正整数B=b6b5b4b3b2b1b0是否可以除以（4）10？解:一个二进制正整数被(2)10除时,小数点向左移动一位,被(4)10除时,小数点向左移动两位,能被整除时,应无余数,故当b1=0和b0=0时,二进制正整数b=b6b5b4b3b2b1b0能否被(4)10整除.1.6写出下列数字的原代码、反代码和补码：⑴ 0.1011[0.1011]原=0.1011;[0.1011]反=0.1011;[0.1011]补=0.1011⑵0.0000[0.000]原件=0.0000；[0.0000]逆=0.0000；[0.0000]增补=0.0000⑶ - 10110[-10110]原=110110;[-10110]反=101001;[-10110]补=1010101.7已知[n]补=1.0110,求[n]原,[n]反和n.解决方案：从[n]补码=1.0110，[n]逆=[n]补码-1=1.0101，[n]原=1.1010，n=-0.10101.8用原码、逆码和补码完成以下操作：⑴ 0000101-0011010[0000101-0011010]原=10010101；∴0000101-0011010=-0010101。

数字逻辑白中英第六版答案

第六章习题答案1现有D触发器组成的三个n位寄存器，需要连接起来传送数据。

当控制信号S a有效时，执行（Ra）→Rc的操作；当控制信号S b有效时，执行（R b）→R C的操作。

试写出连接电路的逻辑表达式，并画出逻辑电路图。

解：Rc = Ra·Sa·LDC + Rb·Sb·LDC2 现有D触发器组成的四个8位寄存器，要求它们之间实现数据传送，试设计连接电路。

解：BUS3 ALU的输出端一般带有一个移位器，其功能为：①ALU输出正常传送；②ALU输出左移1位（ALU i+1）传送；③ALU输出右移一位（ALU i-1）传送。

试设计移位器的逻辑电路。

解：4 一个系统有A,B两条总线，为了接收来自任何一条总线上的数据并驱动任何一条总线，需要一个总线缓冲寄存器。

请用D触发器和三态门设计一个总线缓冲寄存器。

解：5 试构造能完成下列程序操作的ASM图：（a）if X = N, then … 。

（b）if X≠N, then …, else …。

解：（c）for X from A to B, step C, do… 。

解：（d）while X = Y, do …。

解：（e）if X > N OR X < O, then …, else …。

解：6 有一个数字比较系统，它能对两个8位二进制进行比较。

其操作过程如下：先将两个8位二进制数存入寄存器A和B, 然后进行比较，最后将大数移入寄存器A中。

要求：⑴画出此系统方框图，并构造ASM流程图。

⑵设计一个计数器型控制器。

解：（1）②状态转移真值表PS NSB A B( D ) A( D )转移条件 C0 00 11 0 1 10 11 01 11 00 1无条件转移无条件转移无条件转移( A > B ) = 1A >B = 0根据 NS = PS·C 公式，激励方程表达式为：B ( D ) = BA + BA + BA·( A > B )A ( D ) = BA + BA + BA·( A >B ) = A + BA ·( A > B )③电路图④ 控制信号表达式：7. 根据题6的条件，设计一个MUX 型控制器。

第六章时序逻辑电路计数器

EP ET
CLK Q0 Q1 Q2
C LD LD R D RD Q3
（b）功能表
图6.3.9 4注：74161和74LS161只是内部电路结构有些区别。74LS163 也是4位二进制加法计数器，但清零方式是同步清零
01
01
0
6.3.2 计数器
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
Ti Qi 1Qi 2 ...Q0 T0 1
T 触发器
1.定义：凡在时钟信号作用下，具有表5.6.3所示功能的触发器称为T 触发器表5.6.3
在数字电路中，凡在 CP 时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当 T=0 时能保持状态不变， T=1 时一定翻转的电路，都称为 T 触发器。 2.特性方程：由特性表可得
(a)逻辑图形符号（b）功能表图6.3.12 同步十六进制可逆计数器74LS193的图形符号及功能表
6.3.2 计数器
2. 同步十进制计数器：
①加法计数器基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。
T1 Q0 Q0Q3
6.3.2 计数器
K1 ＆ T3 J Q3 6 7 8 9 10 11 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 1 0 1 3 2 1 0 9 0 0 0 1 0
C K1
6.3.2 计数器
其逻辑电路如图6.3.15所示
驱动方程：
T0 1 (Q3 Q2 Q1 ) T1 Q0 Q0 (Q1 Q2 Q3 ) T2 Q1 Q1 Q0 T3 Q2

(完整word版)数字逻辑第六章

第六章时序逻辑电路1 ：构成一个五进制的计数器至少需要（）个触发器A：5B：4C：3D：2您选择的答案: 正确答案: C知识点：n个触发器可构成一个不大于2n进制的计数器。

A -————-————-——-——--——------——--——----——--———-——-—-———————--—-—————-——--————-—2 ：构成一个能存储五位二值代码的寄存器至少需要（）个触发器A:5B：4C:3D：2您选择的答案：正确答案： A知识点：一个触发器能储存1位二值代码,所以用n个触发器组成的寄存器能储存n位二值代码。

—-————-—---—---—-—-——--—-—-—----————---—---———--—---—--——---—-------—-——--——3 : 移位寄存器不具有的功能是（）A:数据存储B：数据运算C：构成计数器D:构成译码器您选择的答案: 正确答案: D知识点：移位寄存器不仅可以存储代码,还可以实现数据的串行—并行转换、数值的运算、数据处理及构成计数器。

-—-—————---—--——--—-——---——-———-—--—---——---————-————-----——-—--—-————--————4 ：下列说法不正确的是（）A:时序电路与组合电路具有不同的特点,因此其分析方法和设计方法也不同B:时序电路任意时刻的状态和输出均可表示为输入变量和电路原来状态的逻辑函数C:用包含输出与输入逻辑关系的函数式不可以完整地描述时序电路的逻辑功能D:用包含输出与输入逻辑关系的函数式可以完整地描述时序电路的逻辑功能您选择的答案：正确答案： D知识点：时序逻辑电路的逻辑关系需用三个方程即输出方程、驱动方程及状态方程来描述。

——---—-——-—————--—-——----—---—-—---—-——--—-—------————-——--——--———--—-------5 : 下列说法正确的是（ )A:时序逻辑电路某一时刻的电路状态仅取决于电路该时刻的输入信号B：时序逻辑电路某一时刻的电路状态仅取决于电路进入该时刻前所处的状态C:时序逻辑电路某一时刻的电路状态不仅取决于当时的输入信号,还取决于电路原来的状态D:时序逻辑电路通常包含组合电路和存储电路两个组成部分，其中组合电路是必不可少的您选择的答案: 正确答案： C知识点:时序逻辑电路的特点：时序逻辑电路中，任意时刻的输出不仅取决于该时刻的输入,还取决于电路原来的状态.时序逻辑电路通常包含组合电路和存储电路两个组成部分，其中存储电路是必不可少的。

数字逻辑知识点

三态门的输出除了“0”、“1”状态外，还有“高阻”态。(控制端信号的作用：选通)
TTL与MOS集成逻辑门多余输入端的处理：
与门/与非门——多余输入端接高电平
或门/或非门——多余输入端接低电平
要牢记各种门电路的逻辑符号！（教材P243~244）
第三章布尔代数与逻辑函数化简
基本公式
基本法则：
代入法则：逻辑等式中的任何变量A，都可用另一函数Z代替，等式仍然成立。
第四章组合逻辑电路
组合逻辑电路的定义
组合逻辑电路的分析过程：
(1)由给定的逻辑电路图，写出输出端（关于输入）的逻辑表达式；
(2)列出真值表；
(3)从真值表概括出逻辑功能；
(4)对原电路进行改进设计，寻找最佳方案(这一步不一定都要进行)。
组合逻辑电路的设计步骤：
(1)将文字描述的逻辑命题变换为真值表，这是十分重要的一步。
由反演律(参见第三章摩根定理)可以看出，利用“与”和“非”可以得出“或”；利用“或”和“非”可以得出“与”。因此，“与非”、“或非”、“与或非”这三种复合运算中的任何一种都能实现“与”、“或”、“非”的功能，即这三种复合运算各自都是完备集。
集成逻辑门
由于软件工程专业没有电路、模拟电子的先修课程，此部分涉及到电路细节部分不作要求，只概念性地了解相关集成逻辑芯片的逻辑功能及芯片系列的参数等。
两种表示法：
或：
（满足约束关系式的输入变量取值为“合法”取值，
不满足约束关系式的输入变量取值为“非法”取值——无关项×）
有利于逻辑函数的化简时可以利用相应的无关项。
逻辑函数的描述方法常用的有：
真值表法、布尔代数法、卡诺图法、逻辑图法、波形(时序)图法
（其中布尔代数法、逻辑图法具有“多样性”）

第六章数字逻辑

图6.1 药片装瓶计数显示系统框图
6.1.2 数字系统的基本模型
图数字系统与逻辑功能部件的区别
6.2 数据通路
6.2.1 总线结构 6.2.2 数据通路实例
6.2.1 总线结构
图6.3 总线原理示意图
图6.4 双向数据总线
图6.5
三态门构成的数据总线
6.2.2 数据通路实例
第6章数字系统 6.1 数字系统的基本概念
6.2 数据通路
6.3 由顶向下的设计方法
6.4 小型控制器的设计 6.5 数字系统设计实例
返回目录
6.1 数字系统的基本概念
6.1.1 一个数字系统实例 6.1.2 数字系统的基本模型 6.1.3 数字系统与逻辑功能部件的区别
6.1.1 一个数字系统实例
图6.6 数据通路
6.3 由顶向下的设计方法
6.3.1 数字系统的设计任务 6.3.2 算法状态机和算法流程图
6.3.1 数字系统的设计任务
图6.7 累加运算器基本框图
6.3.2 算法状态机和算法流程图
图6.8 状态及其时间关系
图6.9 算法流程图的基本图形
• 【例3】将图6.10（a）所示的米里机状态图转换成ASM流程图。
6.4.2 计数器型控制器
图6.12 小型控制器的结构框图
图 6.13
例５的计数器型控制器
图 6.14 ASM流程图
6.4.3 多路选择器型控制器
图 6.16
例７的MUX型控制器
6.4.4 定序型控制器
图 6.18 数字比较系统框图及ASM流程图
图 6.19 数字比较系统的定序型控制器
图6.10 三状态机及其ASM流程图
• 【例4】将图6.11（a）所示的四状态机转换成ASM流程图。