NiosII Processor

Nios II 嵌入式系统
黄树蔚
主要内容
Nios II嵌入式系统简介 使用SOPC Builder建立嵌入式系统 Nios II处理器软件的建立和调试 在Avalon-MM互联架构中加入定制外设 在Nios II指令集中加入定制指令
Nios II嵌入式系统简介
SOPC(可编程芯片系统)是Altera 公司提出来的 一种灵活、高效的SOC 解决方案。它将处理器、 存储器、I/O 口等等系统设计需要的部件，集 成到一个FPGA器件上，构建成一个可编程的片 上系统。它是可编程系统，具有灵活的设计方 式，可裁减、可扩充、可升级，并具备软硬件 在系统可编程的功能。
Nios II/f Stratix III Stratix II HardCopy Stratix II HardCopy Stratix Stratix Cyclone III Cyclone II Cyclone 300 DMIPS@266 MHz EP3SL70F484C2 251 DMIPS@222 MHz EP2S60F1020C3 228 DMIPS@202 MHz HC2300F1020C5 166 DMIPS@147 MHz EP1S80F1020C5_HC 168 DMIPS@148 MHz EP1S80F1020C5 165 DMIPS@163 MHz EP3C40F324C6 144 DMIPS@142 MHz EP2C20F484C6 130 DMIPS@134 MHz EP1C20F400C6 Nios II/s 128 DMIPS@200 MHz EP3SL70F484C2 110 DMIPS@171 MHz EP2S60F1020C3 129 DMIPS@202 MHz HC2300F1020C5 84 DMIPS@131 MHz EP1S80F1020C5_HC 82 DMIPS@128 MHz EP1S80F1020C5 68 DMIPS@136 MHz EP3C40F324C6 55 DMIPS@111 MHz EP2C20F484C6 53 DMIPS@121 MHz EP1C20F400C6 Nios II/e 50 DMIPS@322 MHz EP3SL70F484C2 44 DMIPS@285 MHz EP2S60F1020C3 49 DMIPS@321 MHz HC2300F1020C5 27 DMIPS@176 MHz EP1S80F1020C5_HC 27 DMIPS@172 MHz EP1S80F1020C5 17 DMIPS@190 MHz EP3C40F324C6 18 DMIPS@193 MHz EP2C20F484C6 17 DMIPS@173 MHz EP1C20F400C6
在Nios II指令集中加入定制指令
对定制指令，接口信号名称必须完全与要求一 致，所以开发定制指令要使用定制指令模板。
E:\altera80\nios2eds\examples\verilog(vhdl)\custom_ instruction_templates
将定制好的指令逻辑导入后编译，Nios II IDE 会自动生成访问定制指令的宏，用户可以像调 用任何一个函数一样来使用定制指令。
用SOPC B和编译设计
Nios II处理器软件的建立和调试
System.h
含有系统参数的宏定义
-外设硬件配置 -基地址 -IRQ优先级 -外设符号名称
当以名称调用外设时只需将其包含在应 用代码中。
Nios II 外设头文件
每一个Nios II外设对每一个寄存器提供特定的 读写宏命令。建议使用外设特定的寄存器读写 宏命令来增加代码的可读性。
定制外设的硬件组成
定制外设的硬件组成
任务逻辑。任务逻辑实现外设的基本功能，是 必不可少的组成部分。 寄存器文件。寄存器文件部分提供任务逻辑和 外界交换信息的桥梁。有了寄存器文件，用户 就可以通过Avalon接口采用“基地址+地址偏 移量”的方法来访问外设内部的各个寄存器。 Avalon接口。Avalon接口为寄存器文件提供了 一个标准的Avalon前端，让SOPC使用Avalon规 定的信号来访问寄存器 。
Nios II 还支持
此外Nios II 还提供各种RTOS的支持 （uclinux,uC/OS-II,MicroC/OS-II）。 其中MicroC/OS-II目前包含在Nios II 软 件包中供用户评估使用。
Nios II 的硬件加速
嵌入式CPU的运算能力较差，有些算法在 嵌入式处理器中使用软件实现无法达到 实时性的要求。 考虑采用硬件来实现硬件加速。 Altera在2006年推出了C2H compiler，可 以直接将C语言代码转化为硬件。
Nios II软核处理器体系结构
标准流水线RISC机 32个通用寄存器 3种指令格式 32位数据通路 指令和数据高速缓冲分开 32个外部中断 片内硬件（乘法，移位，循环） 定制指令 基于JTAG的硬件调试单元
Nios II 处理器版本
CPU变化时无需改变软件代码
Nios II 性能指标(DMIPS@Fmax)
Nios II嵌入式系统简介
在很多对速度的要求不是很高的低端应用， Altera 将一个软核放入FPGA中，这个软核就是 NiosII，它只占芯片内部很少的一部分逻辑单 元，成本很低。 Nios II系统是指包含Nios II软核处理器和UART， SPI，定制外设等外设集合的系统。
典型的NiosII系统体系结构
定制外设的软件驱动
除了开发定制外设的硬件部分，还需要 为用户定制的外设准备软件驱动。 常用的方法是定义一个访问定制外设中 各个寄存器的读写宏命令的头文件，并 把头文件手动加入到工程当中。
在Nios II指令集中加入定制指令
采用Nios处理器的定制指令，可以把用户自定义的功 能直接添加到Nios CPU的算术逻辑单元。 充分利用FPGA的灵活性，可以定制多达256条定制指 令。 实质是将部分功能转化为硬件实现，并以定制指令的 方式加入，提升系统性能。 适用于转化为定制指令的是那些计算密集型的功能如： 数据流处理，音频解码，软件循环优化等。
Nios II 的硬件加速
C2H Compiler只对整个函数实施硬件加 速。 不支持含有浮点型指针或者递归算法的C 语言代码的硬件加速。
Nios II C2H 编译器
Nios II IDE中右键单击加速C函数
在Avalon-MM互联架构中加入定制外设 加入Nios II系统中没有的外设。 定制外设映射至Nios II 存储空间。 定制外设可以是片内的功能单元，也可 以是连接到片外设备的控制器或简单接 口。
谢谢大家！