微机原理与接口技术7
微机原理与接口技术-07-2-8237DMA
D7
D6
D5
D4
D3
D2
D1
D0
通道 3 有DMA请求
1
1： 通道 0计数结束
通道 2有DMA请求
1
1：通道 1计数结束
通道 1 有DMA请求
1
1：通道 2计数结束
通道 0 有DMA请求
1
1： 通道 3计数结束
暂存(临时)寄存器（端口地址DMA+0DH）
• 8位 • 4个通道共用 • 在内存内存传输时，暂存数据 • 在传送完成时，它保留传送的最后一个字节 • 此字节可由CPU读出 注意： 内存 I/O传输时，数据不进入8237内部，只存在于数据总线上
读（ IOR =0） 当前地址寄存器（0） 当前字节计数器（0） 当前地址寄存器（1） 当前字节计数器（1） 当前地址寄存器（2） 当前字节计数器（2） 当前地址寄存器（3） 当前字节计数器（3） 状态寄存器
写（ IOW =0） 基地址寄存器（0） 基字节计数器（0） 基地址寄存器（1） 基字节计数器（1） 基地址寄存器（2） 基字节计数器（2） 基地址寄存器（3） 基字节计数器（3） 控制寄存器 请求寄存器 屏蔽寄存器 模式寄存器 清高/低触发器
三、8237的结构及编程
1、8237的编程结构
HOLD HLDA CLOCK 关闭CPU地址锁存器 当前地址.REG. 16
ADSTB EN# STB
HRQ
控制 REG. 8 Addr.Temp.16 Count Temp. 16 暂存器 8
请求
触发器
IOR# MEMR# IOW#
HLDA 状态 REG. 8 CLK AEN 模式 REG.6
模式寄存器（端口地址DMA+0BH）
微机原理与接口技术复习5--7章及答案
判断题1．EPROM是指可擦除可编程随机读写存储器。
2．在查询方式下输入输出时，在I/O接口中设有状态寄存器，通过它来确定I/O设备是否准备好。
输入时，准备好表示已满；输出时，准备好表示已空。
3．无条件式的I/O是按先读状态口，再读数据口的顺序传送数据的。
4．I/O数据缓冲器主要用于协调CPU与外设在速度上的差异。
5．查询式输入输出是按先读状态端口，后读/写数据端口的顺序传送数据的。
6．连接CPU和外设的接口电路中必须要有状态端口。
7．总线是专门用于完成数据传送的一组信号线。
8．I/O接口的基本功能之一是完成数据的缓冲。
9．要实现微机与慢速外设间的数据传送，只能利用查询方式完成。
1) Y 2 ) Y3) Y4) Y 5) Y6) X 7) X 8)Y9) X1．单片8259A最多可接8个中断源。
2.在可屏蔽中断的嵌套原则中，不允许低级中断打断高级中断，但允许同级中断相互打断。
3.同一片8259的8个中断源的中断向量在中断向量表中可以不连续存放。
(不要求）4.利用8259A对外中断进行管理时，只能管理8个中断源。
5.在中断接口电路中，由中断请求寄存器来保存外设的中断请求信号。
6.8259A送给CPU的中断请求信号是通过INT发出的。
1Y 2X 3X 4X 5Y 6Y填空题1、在微机系统中，端口编址方式一般有___________和___________两种方式。
2、微机系统与外设间的信息交换方式有————、————、————和————.3.用2K×8的SRAM芯片组成32K×16的存储器，共需SRAM芯片（）片。
4．为保证动态RAM中的内容不消失，需要进行( ) 操作。
5．构成64K*8的存储系统，需8K*1的芯片( )片。
1、统一编址，独立编址2、无条件，查询，中断，DMA3、324、定时刷新5、646、8086和8088的地址总线有（）根，能寻址（）MB的存储器空间。
7.8086CPU从偶地址中按字节读时，存储器数据进入数据总线的( ) ；从奇地址按字节读时，进入数据总线的( )。
07 输入输出技术-微机原理与接口技术(第3版)-牟琦-清华大学出版社
清华大学出版社
7.1 输入/输出系统概述
② 状态端口 存放外围设备或者接口部件本身的状态。外设通过状态寄存器存放
向CPU提供的可查询的外设状态信息，CPU可通过数据线读回，并根据 外设的状态信息采取相应措施。 ③ 控制端口
清华大学出版社
7.1 输入/输出系统概述
⑸ 中断管理/DMA控制功能 有些接口，为了能够实现以中断方式与CPU交换信息，或以DMA方
式与存储器交换信息，往往在接口电路中设置中断控制逻辑或DMA控制 逻辑，以便能够向主机提出中断请求或DMA请求，反过来，对主机给予 的请求应答能得到立即响应，即提供相应的处理。
微机原理与接口技术（第3版）
牟 琦 主编 清华大学出版社
微机原理与接口技术（第3版）
7 输入输出技术
输入/输出系统概述 程序控制方式 中断方式 直接存储器存取 例题解析
清华大学出版社
7.1 输入/输出系统概述 7.1.1 输入/输出接口
1. 接口电路 主机对性能各异的外设进行控制，与它们交换信息，在主机与外设
地址线
主
I/O
机
控制线
接
数据线
口
……
设
外
备
围
控
设
制
备
器
图7.1 外围设备的连接
清华大学出版社
7.1 输入/输出系统概述
2. 接口电路分类 ⑴ 按接口电路的通用性：可以分为专用接口和通用接口。 专用接口：是指针对某一种具体的外围设备而设计的接口电路。 通用接口：是可供多种外围设备使用的标准接口。 ⑵ 按数据传送格式：可以分为并行接口和串行接口。 并行接口：是指接口与系统总线之间，接口与外围设备之间，都按
《微机原理与接口技术》实验指导书
《微机原理与接口技术》课程实验指导书实验内容EL-8086-III微机原理与接口技术教学实验系统简介使用说明及要求✧实验一实验系统及仪器仪表使用与汇编环境✧实验二简单程序设计实验✧实验三存储器读/写实验✧实验四简单I/0口扩展实验✧实验五8259A中断控制器实验✧实验六8253定时器/计数器实验✧实验七8255并行口实验✧实验八DMA实验✧实验九8250串口实验✧实验十A/D实验✧实验十一D/A实验✧实验十二8279显示器接口实验EL-8086-III微机原理与接口技术教学实验系统简介使用说明及要求EL-8086-III微机原理与接口技术教学实验系统是为微机原理与接口技术课程的教学实验而研制的，涵盖了目前流行教材的主要内容，该系统采用开放接口，并配有丰富的软硬件资源，可以形象生动地向学生展示8086及其相关接口的工作原理，其应用领域重点面向教学培训，同时也可作为8086的开发系统使用。
可供大学本科学习《微机原理与接口技术（8086）》，《单片机应用技术》等课程提供基本的实验条件，同时也可供计算机其它课程的教学和培训使用。
为配合使用EL型微机教学实验系统而开发的8086调试软件，可以在WINDOWS 2000/XP等多种操作系统下运行。
在使用本软件系统调试程序时，可以同时打开寄存器窗口、内存窗口、反汇编窗口、波形显示窗口等等，极大地方便了用户的程序调试。
该软件集源程序编辑、编译、链接、调试与一体，每项功能均为汉字下拉菜单，简明易学。
经常使用的功能均备有热键，这样可以提高程序的调试效率。
一、基本特点EL型微机教学实验系统是北京精仪达盛科技有限公司根据广大学者和许多高等院校实验需求，结合电子发展情况而研制的具有开发、应用、实验相结合的高科技实验设备。
旨在尽快提高我国电子科技发展水平，提高实验者的动手能力、分析解决问题能力。
系统具有以下特点：1、系统采用了模块化设计，实验系统功能齐全，涵盖了微机教学实验课程的大部分内容。
微机原理与接口技术第七章课后答案
微机原理与接口技术第七章课后答案1、 Keil uVision 5集成开发环境中，钩选“creat Hex File”复选框后，默认状态下的机器代码文件名与（）相同。
[单选题] *A、项目名(正确答案)B、文件名C、项目文件夹名D、主函数名2、 Keil uVision 5集成开发环境中，编译生成的机器代码文件的后缀名为（） [单选题] *A、.mifB、.asmC、 .hex(正确答案)D、 .uvproj3、累加器与扩展RAM进行数据传送，采用的助记符是（） [单选题] *A、MOVB、 MOVCC、MOVX(正确答案)D、 XCH4、对于高128字节，访问时采用的寻址方式是（） [单选题] *A、直接寻址B、寄存器间接寻址(正确答案)C、变址寻址D、立即数5、对于特殊功能寄存器，访问时采用的寻址方式是（） [单选题] *A、直接寻址(正确答案)B、寄存器间接寻址C、变址寻址D、立即数6、对于程序存储器，访问时采用的寻址方式是（） [单选题] *A、直接寻址B、寄存器间接寻址C、变址寻址(正确答案)D、立即数7、定义变量x为8位无符号数，并将其分配的程序存储空间，赋值100，正确的是（） [单选题] *A、unsigned char code x=100;(正确答案)B、 unsigned char data x=100;C、 unsigned char xdata x=100;D、 unsigned char bdata x=100;8、当执行P1=P1&0xfe;程序时相当于对P1.0进行（）操作，不影响其他位。
[单选题] *A、置1B、清零(正确答案)C、取反D、不变9、当执行P2=P2|0x01;程序时相当于对P2.0进行（）操作，不影响其他位 [单选题] *A、置1(正确答案)B、清零C、取反D、不变10、当执行P3=P3^0x01;程序时相当于对P3.0进行（）操作，不影响其他位 [单选题] *A、置1B、清零C、取反(正确答案)D、不变11、当(TMOD)=0x01时，定时/计数器T1工作于方式（）状态 [单选题] *A、0，定时(正确答案)B、 0，计数C、 1，定时D、 1，计数12、当(TMOD)=0x00时，T0X12为1时，定时时/计数器T0计数脉冲是（） [单选题] *A、系统时钟;(正确答案)B、系统时钟的12分频信号;C、P3.4引脚输入信号;D、 P3.5引脚输入信号13、当(IT0)=1时，外部中断0触发的方式是（） [单选题] *A、高电平触发;B、低电平触发;C、下降沿触发(正确答案)D、上升沿/下降沿触皆触发14、 IAP15W4K58S4单片机串行接口1在工作方式1状态下工作时，一个字符帧的位数是（） [单选题] *A、8B、 9C、 10(正确答案)D、1115、当(SM1)=1，(SM0)=0时，IAP15W4K58S4单片机的串行接口工作方式为（）[单选题] *A、工作方式0B、工作方式1(正确答案)C、工作方式2D、工作方式316、 IAP15W4K58S4单片机的A/D转换模块中转换电路的类型是（） [单选题] *A、逐次比较型(正确答案)B、并行比较型C、双积分型D、Σ-Δ型17 IAP15W4K58S4单片机的A/D转换的8个通道是在（）口 [单选题] *A、P0B、 P1(正确答案)C、 P2D、P318、IAP15W4K58S4单片机的PWM计数器是一个（）位的计数器。
微机原理及接口技术
微机原理及接口技术一、前言随着信息时代的到来，计算机技术的不断发展，微机技术已经得到了广泛的应用和发展。
微机原理及接口技术作为微机技术的重要基础，对于了解微机的结构和工作原理，以及实现微机与外部设备的通信具有十分重要的意义。
本文将围绕着微机的结构、工作原理以及微机与外部设备的接口技术进行详细的介绍和分析。
二、微机的结构微机是由中央处理器(CPU)、内存(MEM)、输入/输出(I/O)接口电路、总线(BUS)等部分组成的。
CPU是微机的核心部分，它能对数据进行处理、控制微机的运作；内存是储存数据和指令的地方，CPU可以直接对内存进行读取和写入操作；I/O接口电路是微机与外部设备之间进行数据交换的桥梁；总线则是将CPU、内存和I/O接口电路连接在一起，并传递数据和控制信息。
三、微机的工作原理微机的工作过程主要由指令执行和数据存取两个部分组成。
当CPU需要执行下一条指令时，会从内存中读取这条指令，然后进行解析并执行相应的操作。
当CPU需要访问数据时，会从内存中读取数据，并将数据写入内存中。
而CPU与输入/输出设备之间的通信也是通过I/O接口电路完成的。
CPU可以根据需要对内存进行读写操作，这是因为内存与CPU的速度非常接近，对内存的操作是非常快速的。
而CPU与外设之间通过I/O接口电路进行通信，则是因为I/O接口电路需要实现对不同类型的设备接口进行适配，对设备的操作速度也受到限制。
四、微机的接口技术为了实现微机与外部设备的通信，需要通过不同的接口技术来实现对不同类型设备的连接。
常用的接口技术有串行接口(Serial Interface)、并行接口(Parallel Interface)、通用串行总线(USB)、蓝牙接口(Bluetooth Interface)等。
其中，USB接口已经成为目前最为普遍的接口技术之一。
串行接口技术和并行接口技术是早期应用比较广泛的接口技术，它们的主要区别在于对数据的传输方式不同。
《微机原理与接口技术》习题解答7
《微机原理与接口技术》习题解答习题77.1 什么是中断？常见的中断源有哪几类？CPU响应中断的条件是什么？【解答】中断是指CPU在正常执行程序时，由于内部/外部时间或程序的预先安排引起CPU暂时终止执行现行程序，转而去执行请求CPU为其服务的服务程序，待该服务程序执行完毕，又能自动返回到被中断的程序继续执行的过程。
常见的中断源有：一般的输入/输出设备请求中断；实时时钟请求中断；故障源；数据通道中断和软件中断。
CPU响应中断的条件：若为非屏蔽中断请求，则CPU执行完现行指令后，就立即响应中断。
CPU若要响应可屏蔽中断请求，必须满足以下三个条件：①无总线请求；②CPU 允许中断；③CPU执行完现行指令。
7.2 简述微机系统的中断处理过程。
【解答】（1）中断请求：外设需要进行中断处理时，向CPU提出中断请求。
（2）中断响应：CPU执行完现行指令后，就立即响应非屏蔽中断请求。
可屏蔽中断请求，CPU若要响应必须满足三个条件。
（3）中断处理：保护现场、开中断、中断服务。
（4）中断返回：CPU执行IRET中断返回指令时，自动把断点地址从堆栈中弹出到CS 和IP中，原来的标志寄存器内容弹回Flags，恢复到原来的断点继续执行程序。
7.3 软件中断和硬件中断有何特点？两者的主要区别是什么？【解答】硬件中断由外部硬件产生，是由CPU外部中断请求信号触发的一种中断，分为非屏蔽中断NMI和可屏蔽中断INTR。
软件中断是CPU根据某条指令或者对标志寄存器的某个标志位的设置而产生的，也称为内部中断。
通常有除法出错中断、INTO溢出中断、INT n中断、断点中断和单步中断等。
两者的主要区别：硬件中断由外部硬件产生，而软件中断与外部电路无关。
7.4 中断优先级的排队有哪些方法？采用软件优先级排队和硬件优先级排队各有什么特点？【解答】软件优先级排队：各中断源的优先权由软件安排。
优点是电路比较简单，可以直接修改软件查询顺序来修改中断优先权，不必更改硬件。
微机原理与接口技术作业答案
微机原理与接口技术作业答案第二章微处理器及其结构2-7什么是逻辑地址什么是物理地址在实地址方式下,如何求存储器的物理地址设一个16字的数据区,它的起始地址为70A0H:DDF6(段基址:偏移地址).写出这个数据区的首字单元和末字单元的物理地址.解:1).实模式下,逻辑地址由段基址和偏移地址组成.物理地址是真正的存储单元的地址.2).物理地址=段基址某16+偏移地址3).首字单元地址: 70A0H某16+DDF6H=70A00H+DDF6H=7E7F6H末字单元地址:7E7F6H+(16-1)某2=7E7F6H+1EH=7E814H注意:相邻两个存储单元可构成一个字长为16位的字,在对准字时,用偶地址表示字的地址.123456789101112131415160H2H4H6H8HAHCHEH10H12H14H16H18H1AH1CH 1EH20H第三章指令系统3-6分别指出下列指令中源操作数和目标操作数的寻址方式.若是存储器寻址,用表达式表示EA=（1）ANDA某,00FFH（2）ADDB某,[00FFH]（3）MOVA某,[B某+10H]（4）ADDA某,[ESI某8]（5）SUB[BP][SI],A某（6）MOVA某,[B某+DI+20H]（7）CMP[SI],A某（8）ORA某,D某（9）MOVEA某,[ESI][EDI某2]（10）PUSHDS解:（1）立即数寻址（2）直接寻址EA=00FFH（3）基址寻址EA=(B某)+10（4）比例间址EA=ESI某8（5）基址加间址寻址EA=(BP)+(SI)（6）带位移的基址加间址寻址EA=(B某)+(DI)+20H（7）间址寻址EA=(SI)（8）寄存器寻址（9）基址加比例间址寻址EA=(ESI)+(EDI)某2（10）寄存器寻址注意:◆16位寻址:B某和BP作为基址寄存器.B某以DS作为默认段寄存器,BP以SS为默认段寄存器.SI和DI作为间址寄存器.默认DS为段寄存器◆32位寻址:8个32位通用寄存器均可作为基址寄存器,其中ESP,EBP以SS为默认段寄存器,其余均以DS为默认段寄存器.除ESP外的其它7个寄存器均可作间址寄存器,EBP默认SS作段基址寄存器,其它以DS作段基址寄存器3-732位微机工作在实地址模式下,已知(DS)=1000和(SS)=2000H,(SI)=007FH,(B某)=0040H,(BP)=0016H,变量TABLE的偏移地址为0100H.指出下列指令中源操作数的寻址方式,求它的有效地址(EA)和物理地址(PA).（1）MOVA某,[1234H]（2）MOVA某,TABLE（3）MOVA某,[B某+100H]（4）MOVA某,TABLE[BP][SI]解:（1）直接寻址EA=1234HPA=(DS)某16+EA=11234H（2）直接寻址EA=（TABLE）=0100HPA=（DS）某16+EA=10100H（3）基址寻址EA=（B某）+100H=0140HPA=（DS）某16+EA=10140H（4）带位移的基址加间址寻址EA=(BP)+(SI)+TABLE=0195HPA=(SS)某16+EA=20225H注意:当基址寄存器和间址寄存器默认的段寄存器不同时,一般规定,由基址寄存器来决定默认的段寄存器为段基址寄存器.这里BP为基址寄存器,所以默认SS为段基址寄存器.3-8指出下列指令的错误,并加以改正.（1）MOVDS,100（2）MOV1020H,D某（3）SUB[1000H],[SI]（4）PUSHAL（5）INAL,[80H]（6）MOVDS,ES（7）JMPB某（8）SHRD某,4（9）OUT380H,A某（10）ADDAL,B 某（11）POPCS（12）MOVCL,3300H解:（1）立即数不能直接传送到段寄存器中去应改为:MOVA某,100MOVDS,A某（2）立即数只能出现在源操作数位置应改为:MOVD某,1020H（3）源操作数和目标操作数不能同时为寄存器寻址应改为:MOVA 某,[1000H]SUBA某,[SI]（4）PUSH指令不能操作8位数据应改为:PUSHA某（5）[80H]不是端口INAL,80H应改为:INAL,80H（6）两个段寄存器之间不能直接传送应改为:MOVA某,ESMOVDS,A某（7）对（8）移位次数超过1的时候，要把移位次数放入CL中应改为:MOVCL,4SHRD某,CL（9）端口地址大于255时，要把地址放入D某中应改为:MOVD某,380HOUTD某,A某（10）源操作数和目标操作数不匹配应改为:ADDA某,B某（11）POP指令只能使用在存储器或通用寄存器可改为:POPA某（12）源操作数和目标操作数不匹配应改为:MOVC某,3300H3-9已知:(DS)=091DH,(SS)=1E4AH,(A某)=1234H,(B某)=0024H,(C 某)=5678H,(BP)=0024H,(SI)=0012H,(DI)=0032H,[09226H]=00F6H,[09228 H]=1E40H,[1E4F6H]=091DH.试求下列各指令单独执行后的结果.（1）MOVCL,20H[B某][SI];(CL)=（2）MOV[BP][DI],C某;[IE4F6H]=（3）LEAB某,20H[B某][SI]:(B某)=MOVA某,2[B某]:(A某)=（4）LDSSI,[B某][DI]MOV[SI],B某;(SI])=（5）某CHGC某,32H[B某];(A某)=某CHG20[B 某][SI],A某;[09226H]=解:（1）(CL)=00F6H（2）[IE4F6H]=5678H（3）(B某)=0056H(A某)=1E40H（4）(SI)=0024H（5）(A某)=5678H[09226H]=1234H3-10已知(AL)=0C4H,DATA单元中内容为5AH,写出下列每条指令单独执行后的结果（ODITSZAPC：0---某某u某0）（1）ANDAL,DATA（2）ORAL,DATA（3）某ORAL,DATA（4）NOTDATA （5）ANDAL,0FH（6）ORAL,1H（7）某ORAL,0FFH（8）TESTAL,80H解:（1）(AL)=40HCF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（2）(AL)=DEHCF=0,OF=0,SF=1,ZF=0,PF=1,AF无定义（3）(AL)=9EHCF=0,OF=0,SF=1,ZF=0,PF=0,AF无定义（4）(AL)=A5H不影响任何标志位（5）(AL)=04HCF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（6）(AL)=C5HCF=0,OF=0,SF=1,ZF=0,PF=1,AF无定义（7）(AL)=3BHCF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（8）(AL)不变=0C4HCF=0,OF=0,SF=1,ZF=0,PF=0,AF无定义3-12(AL)=8EH,(BL)=72H，执行以下指令后，标志位OF、SF、ZF、AF、PF和CF的值是什么？（1）ADDAL,BL（2）ANDBL,AL（3）CMPAL,BL（4）SHLAL,1解：（1）OF=0,SF=0,ZF=1,AF=1,PF=1,CF=1（2）OF=0,SF=0,ZF=0,AF=（未定义）,PF=0,CF=0（3）OF=1,SF=0,ZF=0,AF=0,PF=0,CF=0（4）OF=1,SF=0,ZF=0,AF=（未定义）,PF=0,CF=13-15试用CMP指令和无条件指令实现以下判断（1）A某和C某中的内容均为无符号数①（A某）>（C某）则转至BIGGER标号执行②（A某）①（B某）>（D某）则转至BIGGER标号执行②（B某）（1）CMPA某,C某JABIGGERJBLESS（2）CMPB某,D某JGBIGGERJLLESS第四章汇编语言程序设计4-9试用伪指令编写一数据段与下面程序等效。
微机原理与接口技术课件 7.中断向量表(已看)
8259A的工作过程
8259A对中断请求的处理过程如下：
当某IRi有效时，IRR相应位置1 若有效的IRi未被屏蔽，则向CPU发出中断请求INT 检测到第1个INTA信号后，置ISRi=1，IRRi=0 检测到第2个INTA信号后，把ISRi=1中最高优先级 的中断类型码 n 放到DB上
19
可编程中断控制器8259A
PIC，Programmable Interrupt
可对8个中断源实现优先级控制 (单个管8个) 可扩展至对64个中断源实现优 先级控制(9个管64个) 可编程设置不同工作方式(多套 管理方案) 根据中断源向x86提供不同中断 类型码n(来访者1人1号) 引脚分配及功能见右图
的中断；
内部中断：由处理器电路或中断指令产生的中断，
如除0中断，int指令等。
4
8086的中断向量表
存放各类中断的中断服务程序的入口地址CS:IP（段 CS和偏移IP）——中断向量 表的地址位于内存的00000H～003FFH，大小为 1KB，共256个中断向量(中断向量表) 每个中断向量占用4 Bytes，低字为段内偏移IP，高 字为段基址CS 根据中断类型号n获得中断服务程序入口的方法: 中 断向量在IVT中的存放地址＝4×n (中断向量地址)
中断指令 INT n
（n=0~255）
软件 硬件
外部/硬件中断请求
2
NMI
非屏蔽中断请求
可 屏 蔽
中 断 请 求
11
DB
3 中断逻辑
n 中断控 制器 8259A PIC
0
1
单步中断
内部排队 中断开关
微机原理、汇编与接口技术习题答案 第7章习题答案
微机原理、汇编与接口技术第七章习题答案7.12 TF=0时，禁止单步中断。
PUSHF ；将标志寄存器传送给AXPOP AXAND AX, 0FEFFH ；将AX的D8位置0，其余位不变PUSH AX ；将AX传送给标志寄存器POPF7.1171H， 3040H:2200H和32600H。
7.13stack segment stack 'stack'dw 32 dup(0)stack endsdata segmentIBUF DB 255, 0, 255 DUP(0)BCDMM DB 127 DUP(0)data endscode segmentbegin proc farassume ss: stack, cs: code, ds: datapush dssub ax, axpush axMOV DS, AX ；DS为中断向量表的段首址MOV AX, SEG I79 ；中断服务程序的段地址填入中断向量表MOV DS: 1E6H, AX ；1E6H=79H*4+2MOV AX, OFFSET I79 ；中断服务程序的偏移地址填入中断向量表MOV DS：1E4H, AXmov ax, datamov ds, axMOV DX, OFFSET IBUF ；键入一串十进制数MOV AH, 10INT 21HMOV DI, OFFSET BCDMM ；建立压缩BCD数存放区的地址指针INT 79Hretbegin endpI79 PROC FARINC DX ；DX指向IBUF的第二单元MOV BX,DXADD BL,[BX] ；BX指向字符串的最后一个字符INC DX ；DX指向第一个字符，即IBUF的第三单元MOV CL,4 ；二进制数移4位即BCD数移1位，移位次数送CL I790： CMP BX,DXJE I792 ；BX等于DX，则还有最高位1位待处理JA I791 ；BX高于DX，继续处理2位BCD数IRET ；BX低于DX结束I791： MOV AX,[BX-1] ；取2位BCD数的字符SUB BX,2 ；调整字符串指针AND AH,0FH ；BCD字符转变为BCD数保留在AH的低4位SHL AL,CL ；BCD字符转变为BCD数保留在AL的高4位OR AL,AH ；存2位压缩BCD数INC DI ；调整压缩BCD数存放地址指针JMP I790I792： MOV AL,[BX] ；取第一个字符，即BCD数的最高位字符AND AL,0FH; ；将BCD数字符转换为BCD数MOV [DI],AL ；存最高位BCD数IRETI79 ENDPcode endsend begin7.14stack segment stack 'stack'dw 32 dup(0)stack endsdata segmentBUFF DB 8 DUP(0)data endscode segmentbegin proc farassume ss：stack，cs：code，ds：datapush dssub ax，axpush axMOV ES,AXmov ax，datamov ds，axMOV AX，SEG IRQ9IS ；中断服务程序入口地址送中断向量表MOV ES：1C6H，AXMOV AX，OFFSET IRQ9ISMOV ES：1C4H，AXMOV BX，OFFSET BUFFMOV CX，8MOV DX，380H ；指向0通道地址INLOP： OUT DX，AL ；启动转换，锁存模拟通道地址IN AL,0A1H ；读屏蔽字AND AL,0FDH ；改变屏蔽字，允许IRQ9中断OUT 0A1H,ALJMP$IN AL，DX ；读取转换结果MOV [BX]，ALINC BX ；指向下一通道的存放地址INC DX ；指向下一通道的地址LOOP INLOPRetbegin endpIO809: MOV AL,61H ；指定中断结束命令OUT 0A0H,ALMOV AL,62HOUT 20H,ALIN AL,0A1H ；恢复屏蔽字，禁止IRQ9中断OR AL,2OUT 0A1H,ALPOP AX ；修改返址INC AXINC AXPUSH AXIRETcode endsend start出师表两汉：诸葛亮先帝创业未半而中道崩殂，今天下三分，益州疲弊，此诚危急存亡之秋也。
微机原理与接口技术_第7章8253
§7-1 8253的工作原理 ——8253的内部结构和引脚信号
然后，开始递减计数。即每输入一个时钟脉冲，计数
器的值减1，当计数器的值减为0时，便从OUT引脚输出 一个信号。输出信号的波形主要由工作方式决定，同 时还受到从外部加到GATE引脚上的门控信号控制，它 决定是否允许计数。 当用8253作外部事件计数器时，在CLK脚上所加的计 数脉冲是由外部事件产生的，这些脉冲的间隔可以是 不相等的。 如果要用它作定时器，则CLK引脚上应输入精确的时 钟脉冲。这时，8253所能实现的定时时间，决定于计 数脉冲的频率和计数器的初值，即 定时时间＝时钟脉冲周期tc×预臵的计数初值n
16
§7-1 8253的工作原理 ——8253的内部结构和引脚信号 ③引脚 8253的3个计数器都各有3个引脚，它们是：
CLK0~CLK2：计数器0~2的输入时钟脉冲从这里输
入。频率不能大于2MHz。
OUT0~OUT2：计数器0~2的输出端。
GATE0~GATE2：计数器0~2的门控脉冲输入端。
4
第七章 可编程计数器/定时器8253及其应用 ——概述 2. 不可编程的硬件定时 555芯片是一种常用的不可编程器件，加上外接电阻和电 容就能构成定时电路。这种定时电路结构简单，价格 便宜，通过改变电阻或电容值，可以在一定的定时范 围内改变定时时间。但这种电路在硬件已连接好的情 况下，定时时间和范围就不能由程序来控制和改变， 而且定时精度也不高。 3. 可编程的硬件定时 ①可编程定时器/计数器电路利用硬件电路和中断 方法控制定时，定时时间和范围完全由软件来确 定和改变，并由微处理器的时钟信号提供时间基 准，这种时钟信号由晶体振荡器产生，故计时精
12
§7-1 8253的工作原理 ——8253的内部结构和引脚信号 8253输入信号组合的功能表
微机原理与接口技术
RTS：请求发送，输出、高电平有效。当终端要发送 数据时，使该信号有效（高电平），向MODEM或外 设请求发送。
CTS：允许发送，输入、高电平有效。是对请求发送 信号RTS的响应信号。当MODEM或外设已准备好接 收终端传来的数据，使CTS信号有效，通知终端开始 沿发送数据线TXD发送数据。
GND RESET DRV
+5V IRQ2
-5V DRQ2
-12V CARD SLCTD
+12V GND MEMW MEMR IOW
IOR DACK3
DRQ3 DACK1
DRQ1 DACK0 CLOCK
IRQ7 IRQ6 IRQ5 IRQ4 +IRQ3 -DACK2
T/C ALE
-5V OSC GND
7.2.2 RS-232总线
目前最常用的一种串行通信接口标准
电气特性
逻辑电平定义为负逻辑 1:低于-3V 0:高于3V
机械特性
RS-232C常用25线或9线D型插件作为数据终端设 备（DTE）与数据通信设备（DCE）之间通信电缆 的连接器。
名称
次信道发送数据 发送时钟
次信道接收数据 接收时钟 未用
8位ISA
GND RESET DRV
+5V IRQ2
-5V DRQ2
-12V CARD SLCTD
+12V GND MEMW MEMR IOW IOR DACK3 DRQ3 DACK1 DRQ1 DACK0 CLOCK IRQ7 IRQ6 IRQ5 IRQ4 +IRQ3 -DACK2
T/C ALE -5V OSC GND
外总线的种类也很多，常用的有三种
微机原理与接口技术_答案_南京理工大学_林嵘
2.8086/8088 CPU 由哪两部分组成？它们的主要功能各是什么？是如何协调工作的？解答：微处理器（CPU）总线接口部件(BIU）：负责与存储器、I/O端口传送数据执行部件（EU）：负责指令的执行协调工作过程：总线接口部件和执行部件并不是同步工作的，它们按以下流水线技术原则来协调管理：①每当8086 的指令队列中有两个空字节，或者8088 的指令队列中有一个空字节时，总线接口部件就会自动把指令取到指令队列中。
②每当执行部件准备执行一条指令时，它会从总线接口部件的指令队列前部取出指令的代码，然后用几个时钟周期去执行指令。
在执行指令的过程中，如果必须访问存储器或者输入/输出设备，那么，执行部件就会请求总线接口部件进入总线周期，完成访问内存或者输入/输出端口的操作；如果此时总线接口部件正好处于空闲状态，那么，会立即响应执行部件的总线请求。
但有时会遇到这样的情况，执行部件请求总线接口部件访问总线时，总线接口部件正在将某个指令字节取到指令队列中，此时总线接口部件将首先完成这个取指令的操作，然后再去响应执行部件发出的访问总线的请求。
③当指令队列已满，而且执行部件又没有总线访问请求时，总线接口部件便进入空闲状态。
④在执行转移指令、调用指令和返回指令时，由于程序执行的顺序发生了改变，不再是顺序执行下面一条指令，这时，指令队列中已经按顺序装入的字节就没用了。
遇到这种情况，指令队列中的原有内容将被自动消除，总线接口部件会按转移位置往指令队列装入另一个程序段中的指令。
4．8086/8088 系统中存储器的逻辑地址和物理地址之间有什么关系？表示的范围各为多少？解答：逻辑地址：段地址：偏移地址物理地址：也称为绝对地址，由段基址和偏移量两部分构成。
物理地址与系统中的存储空间是一一对应的。
逻辑地址与物理地址两者之间的关系为：物理地址＝段地址×16+偏移地址每个逻辑段的地址范围：0000：0000H～FFFFH；0001：0000H～FFFFH；…；FFFF：0000H～FFFFH；共有232个地址，但其中有许多地址是重叠的（体现出逻辑地址的优势，可根据需要方便地写出逻辑地址，又不影响其准确的物理地址，逻辑地址与物理地址的关系为多对一的关系）。
微机原理与接口技术(第三版) 第7章
4) 中断请求的检测 CPU在每条指令执行的最后一个时钟周期，检测其中断 请求引脚(INTR)有无中断请求信号。如果有中断请求信号， 就把内部的中断锁存器置“1”，在下一个总线周期到来时， 进入中断响应状态。
2. CPU对中断的响应 当CPU响应外设的中断后，还要具体完成一些工作。 1) 关中断 当响应中断后，首先要进行关中断操作。对8086微处理 器，CPU在发出中断响应信号的同时，在内部自动完成关中 断操作。 2) 断点保护 当CPU响应中断源的中断请求后，将停止下一条指令的 执行，把当前相关寄存器的内容压入堆栈，为中断返回做好 准备。
3) 中断的开放 在CPU内部有一个中断允许触发器，用来决定是否响应 CPU中断请求引脚(INTR)送来的中断请求。当中断开放(触 发器为“1”)时，CPU才能响应中断；当关闭中断(触发器 为“0”)时，CPU不响应中断请求。这个中断允许触发器的 状态可以用STI和CLI指令来改变。在CPU复位或是当中断 响应后，CPU就处于中断关闭状态，这样就必须在中断服务 程序中用STI指令来让中断开放。
1. 分时操作 中断技术实现了CPU和外部的并行工作，从而消除了 CPU的等待时间，提高了CPU的利用率。另外，CPU可同时 管理多个外部设备的工作，提高了输入/输出数据的吞吐量。 2. 实时处理 在实时控制系统中，现场定时或随机地产生各种参数、 信息，要求CPU立即响应。利用中断机制，计算机就能实时 地进行处理，特别是对紧急事件能进行实时处理。 3．故障处理 计算机运行过程中，如果出现某些故障，如电源掉电、 运算溢出等，.2 中断的响应过程 1．中断源 所谓中断源，就是引起中断的原因或者发出中断请求的
设备。中断源一般分为两类：内部中断源和外部中断源。内 部中断源即中断源在微处理器内部。
《微机原理与接口技术》 (张凡 盛珣华 戴胜华 著) 清华大学出版社 北方交通大学出版社 课后答案
第二章微处理器及其结构2-7 什么是逻辑地址? 什么是物理地址? 在实地址方式下,如何求存储器的物理地址? 设一个16字的数据区,它的起始地址为70A0H:DDF6(段基址:偏移地址).写出这个数据区的首字单元和末字单元的物理地址.解:1). 实模式下,逻辑地址由段基址和偏移地址组成.物理地址是真正的存储单元的地址.2). 物理地址=段基址*16 + 偏移地址3). 首字单元地址:70A0H*16 +DDF6H = 70A00H + DDF6H = 7E7F6H末字单元地址:7E7F6H + (16-1)*2 = 7E7F6H + 1EH = 7E814H注意:相邻两个存储单元可构成一个字长为16位的字,在对准字时,用偶地址表示字的地址.1EH1CH 2H20H16H14H18H4H1AH10H0H12HEHCH8HAH6H第三章指令系统3-6 分别指出下列指令中源操作数和目标操作数的寻址方式. 若是存储器寻址,用表达式表示EA=?（1）AND AX, 00FFH（2）ADD BX, [00FFH]（3）MOV AX, [BX+10H]（4）ADD AX, [ESI*8]（5）SUB [BP][SI], AX（6）MOV AX, [BX+DI+20H]（7）CMP [SI], AX（8）OR AX, DX（9）MOV EAX, [ESI][EDI*2]（10）PUSH DS解:（1）立即数寻址（2）直接寻址EA=00FFH（3）基址寻址EA=(BX)+10（4）比例间址EA=ESI*8（5）基址加间址寻址EA=(BP)+(SI)（6）带位移的基址加间址寻址EA=(BX)+(DI)+20H（7）间址寻址EA=(SI)（8）寄存器寻址（9）基址加比例间址寻址EA=(ESI)+(EDI)*2（10）寄存器寻址注意:◆16位寻址: BX和BP作为基址寄存器.BX以DS作为默认段寄存器,BP以SS为默认段寄存器.SI和DI作为间址寄存器. 默认DS为段寄存器◆32位寻址: 8个32位通用寄存器均可作为基址寄存器,其中ESP,EBP以SS为默认段寄存器,其余均以DS为默认段寄存器.除ESP外的其它7个寄存器均可作间址寄存器,EBP默认SS作段基址寄存器,其它以DS作段基址寄存器3-7 32位微机工作在实地址模式下, 已知(DS) = 1000和(SS) = 2000H, (SI) =007FH, (BX) = 0040H, (BP) = 0016H, 变量TABLE的偏移地址为0100H. 指出下列指令中源操作数的寻址方式,求它的有效地址(EA)和物理地址(PA).（1）MOV AX, [1234H]（2）MOV AX, TABLE（3）MOV AX, [BX+100H]（4）MOV AX, TABLE[BP][SI]解:（1）直接寻址EA=1234H PA=(DS)*16 + EA = 11234H（2）直接寻址EA=（TABLE）=0100H PA=（DS）*16+EA=10100H（3）基址寻址EA=（BX）+100H=0140H PA=（DS）*16+EA=10140H（4）带位移的基址加间址寻址EA=(BP)+(SI)+TABLE=0195H PA=(SS)*16+EA=20195H注意: 当基址寄存器和间址寄存器默认的段寄存器不同时,一般规定,由基址寄存器来决定默认的段寄存器为段基址寄存器. 这里BP为基址寄存器,所以默认SS为段基址寄存器.3-8 指出下列指令的错误,并加以改正.（1）MOV DS, 100（2）MOV 1020H, DX（3）SUB [1000H], [SI]（4）PUSH AL（5）IN AL, [80H]（6）MOV DS, ES（7）JMP BX（8）SHR DX, 4（9）OUT 380H, AX（10）ADD AL, BX（11）POP CS（12）MOV CL, 3300H解:（1）立即数不能直接传送到段寄存器中去应改为: MOV AX, 100MOV DS, AX（2）立即数只能出现在源操作数位置应改为: MOV DX,1020H（3）源操作数和目标操作数不能同时为寄存器寻址应改为: MOV AX, [1000H]SUB AX, [SI]（4）PUSH指令不能操作8位数据应改为: PUSH AX（5）[80H ]不是端口IN AL ,80H应改为: IN AL, 80H（6）两个段寄存器之间不能直接传送应改为: MOV AX, ESMOV DS,AX（7）对（8）移位次数超过1的时候，要把移位次数放入CL中应改为: MOV CL, 4SHR DX, CL（9）端口地址大于255时，要把地址放入DX中应改为: MOV DX, 380HOUT DX, AX（10）源操作数和目标操作数不匹配应改为: ADD AX, BX（11）POP指令只能使用在存储器或通用寄存器可改为: POP AX（12）源操作数和目标操作数不匹配应改为: MOV CX, 3300H3-9 已知: (DS) = 091DH, (SS) = 1E4AH, (AX) = 1234H, (BX) = 0024H, (CX) = 5678H, (BP) = 0024H, (SI) = 0012H, (DI) = 0032H, [09226H] = 00F6H, [09228H] = 1E40H, [1E4F6H] = 091DH. 试求下列各指令单独执行后的结果.（1）MOV CL, 20H[BX][SI] ; (CL) = ?（2）MOV [BP][DI], CX ; [IE4F6H] = ?（3）LEA BX, 20H[BX][SI] : (BX) = ?MOV AX, 2[BX] : (AX) = ?（4）LDS SI, [BX][DI]MOV [SI], BX ; (SI]) = ?（5）XCHG CX, 32H[BX] ; (AX) = ?XCHG 20[BX][SI], AX ; [09226H] = ?解:（1）(CL) = 00F6H（2）[IE4F6H] = 5678H（3）(BX) = 0056H(AX) = 1E40H（4）(SI)= 0024H（5）(AX) = 5678H[09226H] = 1234H3-10 已知(AL) = 0C4H, DATA单元中内容为5AH, 写出下列每条指令单独执行后的结果（ODITSZAPC：0---xxux0）（1）AND AL, DATA（2）OR AL, DATA（3）XOR AL, DATA（4）NOT DATA（5）AND AL, 0FH（6）OR AL, 1H（7）XOR AL, 0FFH（8）TEST AL, 80H解:（1）(AL)= 40H CF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（2）(AL)= DEH CF=0,OF=0,SF=1,ZF=0,PF=1,AF无定义（3）(AL)= 9EH CF=0,OF=0,SF=1,ZF=0,PF=0,AF无定义（4）(AL)= A5H 不影响任何标志位（5）(AL)= 04H CF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（6）(AL)= C5H CF=0,OF=0,SF=1,ZF=0,PF=1,AF无定义（7）(AL)= 3BH CF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（8）(AL)不变=0C4H CF=0,OF=0,SF=1,ZF=0,PF=0,AF无定义3-12 (AL)=8EH,(BL)=72H，执行以下指令后，标志位OF、SF、ZF、AF、PF和CF的值是什么？（1）ADD AL,BL（2）AND BL,AL（3）CMP AL,BL（4）SHL AL,1解：（1）OF=0,SF=0,ZF=1,AF=1,PF=1,CF=1（2）OF=0,SF=0,ZF=0,AF=（未定义）,PF=0,CF=0（3）OF=1,SF=0,ZF=0,AF=0,PF=0,CF=0（4）OF=1,SF=0,ZF=0,AF=（未定义）,PF=0,CF=13-15 试用CMP指令和无条件指令实现以下判断（1）AX和CX中的内容均为无符号数①（AX）>（CX）则转至BIGGER标号执行②（AX）<（CX）则转至LESS标号执行（2）BX和DX中的内容均为有符号数①（BX）>（DX）则转至BIGGER标号执行②（BX）<（DX）则转至LESS标号执行解：（1）CMP AX,CXJA BIGGERJB LESS（2）CMP BX,DXJG BIGGERJL LESS第四章汇编语言程序设计4-9 试用伪指令编写一数据段与下面程序等效。
微机原理与接口技术习题答案
第3章8086/8088指令系统与寻址方式习题3．3 8086系统中，设DS=1000H，ES=2000H，SS=1200H，BX=0300H，SI=0200H，BP=0100H，VAR的偏移量为0600H，请指出下列指令的目标操作数的寻址方式，若目标操作数为存储器操作数，计算它们的物理地址。
（1）MOV BX，12 ；目标操作数为寄存器寻址（2）MOV [BX]，12 ；目标操作数为寄存器间址PA=10300H（3）MOV ES：[SI]，AX ；目标操作数为寄存器间址PA=20200H（4）MOV VAR，8 ；目标操作数为存储器直接寻址PA=10600H（5）MOV [BX][SI]，AX ；目标操作数为基址加变址寻址PA=10500H（6）MOV 6[BP][SI]，AL ；目标操作数为相对的基址加变址寻址PA=12306H （7）MOV [1000H]，DX ；目标操作数为存储器直接寻址PA=11000H（8）MOV 6[BX]，CX ；目标操作数为寄存器相对寻址PA=10306H（9）MOV VAR+5，AX ；目标操作数为存储器直接寻址PA=10605H3．4 下面这些指令中哪些是正确的那些是错误的如果是错误的，请说明原因。
（1）XCHG CS，AX ；错，CS不能参与交换（2）MOV [BX]，[1000] ；错，存储器之不能交换（3）XCHG BX，IP ；错，IP不能参与交换（4）PUSH CS（5）POP CS ；错，不能将数据弹到CS中（6）IN BX，DX ；输入/输出只能通过AL/AX（7）MOV BYTE[BX]，1000 ；1000大于255，不能装入字节单元（8）MOV CS，[1000] ；CS不能作为目标寄存器（9）MOV BX，OFFSET VAR[SI] ；OFFSET只能取变量的偏移地址（10）MOV AX，[SI][DI] ；SI、DI不能成为基址加变址（11）MOV COUNT[BX][SI]，ES：AX ；AX是寄存器，不能加段前缀3．7 设当前SS=2010H，SP=FE00H，BX=3457H，计算当前栈顶的地址为多少当执行PUSH BX 指令后，栈顶地址和栈顶2个字节的内容分别是什么当前栈顶的地址=2FF00H当执行PUSH BX 指令后，栈顶地址=2FEFEH（2FEFEH）=57H（2FEFFH）=34H3．8 设DX=78C5H，CL=5，CF=1，确定下列各条指令执行后，DX和CF中的值。
微型计算机原理-第7章(3)微机原理与接口技术(第三版)(王忠民)
第7章 输入/输出与中断-中断技术
… …
…
D7 D0 CPU
INTR
中 断 寄 存 器
INT ≥1
INT1 INT2
INT8
图7.13 软件查询法的硬件电路
第7章 输入/输出与中断-中断技术
断点保护
INT1？ Y N INT2？ Y N
对1号中 断源服
务 对2号中 断源服
务
… …
INT8？ Y N
1. 中断的定义
计算机在执行正常程序 过程中，当出现某种异常 事件或某种外部请求时， 处理器就暂停执行当前的 程序，而转去执行对异常 事件或某种外部请求的处 理操作。当处理完毕后， CPU再返回到被暂停执行的 程序，继续执行，这个过 程称为程序中断。
主程序
有中断请求
断点 继续执行
中断服务程序 中断处理
第7章 输入/输出与中断-中断技术
① 中断请求：是中断源向CPU发出的请求中断的要求。 软件中断源是在CPU内部由中断指令或程序出错直接
发中断； 硬件中断源必须通过专门的电路将中断请求信号送给
CPU，CPU也有专门的引脚接收中断请求信号。
第7章 输入/输出与中断-中断技术
② 中断响应：是指当计算机系统接收到中断请求后应作出的反 应。对于可屏蔽中断的响应要具备两个条件：一是中断允许触发器 的状态为1（即开中断），二是CPU在执行完现行指令之后。
返回断点
第7章 输入/输出与中断-中断技术
2. 中断系统 为实现中断功能而设置的硬件电路和与之相应的软件，称为中
断系统。 3. 中断源
引起中断的原因或发出中断请求的来源称为中断源。中断源可 分为硬件中断源和软件中断源两类。 4. 中断处理过程
微机原理与接口技术试题库
微机原理与接口技术试题库第一章基础知识一、填空1、计算机中采用进制数，尾符用表示。
2、西文字符的编码是码，用个字节表示。
3、10111B用十六进制数表示为 H，八进制数表示为 O。
4、带符号的二进制数称为值；如果把其符号位也数字化，称为码。
5、已知一组二进制数为-1011B，其反码为，其补码为。
6、二进制码最小单位是，基本单位是。
7、一个字节由位二进制数构成，一个字节简记为，一个字节可以表示个信息。
8、用二进制数表示的十进制编码，简称为码。
9、8421码是一种码，余3码是一种码。
二、选择1、计算机中采用进制数。
A. 2B. 8C. 16D. 102、以下的编码是一种有权码。
A. 循环码B. BCD码C. 8421码D. 余3码3、八进制数的尾符是。
A. BB. OC. DD. H4、与十进制数254等值的数是。
A. 11111110B. 11101111C. 11111011D. 111011105、下列不同数制表示的数中，数值最大的是。
A. 11011101BB. 334OC. 1219DD. DAH6、与十六进制数BC等值的数是。
A. 10111011B. 10111100C. 11001100D. 110010117、下列字符中，ASCII码值最小的是。
A. KB. YC. aD. i8、最大的10位无符号二进制整数转换成十进制数是。
A. 51B. 512C. 1023D. 10249、A的ASCII码值为65D，ASCII码值为68D的字母是。
A. BB. CC. DD. E10、下列等式中，正确的是。
A. 1KB=1024×1024BB. 1MB=1024BC. 1KB=1024D. 1MB=1024×1024B第二章微型机系统概述一、填空1、计算机的发展经历了时代，微型机属于第代计算机。
2、计算机的发展以的更新为标志，而微型机的发展是以的发展为特征。
3、微处理器又称为，是微型机的部件。
微机原理、汇编语言与接口技术 第七章 习题答案 人民邮电出版社(周杰英 张萍 郭雪梅 著)
第7章输入/输出接口习题与参考答案这一章的习题与参考答案分为两大部分，一部分是输入输出概述及DMA控制器的习题与参考答案；另一部分是中断及中断控制器部分的习题与参考答案。
一、输入输出概述及DMA控制器的习题与参考答案1、请说明为什么输入接口的数据缓冲寄存器必须有三态输出功能而输出接口却不需要的原因。
解：输入接口的数据缓冲寄存器的输出端是直接接在数据总线上的，如果数据寄存器没有三态输出功能，则无论数据寄存器被寻址选中或未被选中，其数据都会被送上数据总线，若此时总线上真正要传送的数据与该输入缓存器的内容不一致时，就会发生总线冲突。
所以，输入接口的数据缓冲器必须有三态输出功能，以便当接口未被寻址选中时，其输出端处于高阻态，从而与总线隔离。
对于输出接口来说，是输入端与数据总线相连，而输出端是与外设相连，因此其输出不影响总线状态；另外，一个外设一般只与一个输出数据缓存器相连，因此输出接口的数据缓存器无须有三态输出功能。
2、8086/8088CPU中哪些寄存器可以用于I/O寻址？若I/O端口地址分别是10H和100H，分别写出向这两个端口写入73H的程序段。
解：8086/8088CPU内可以用于I/O寻址的寄存器为AL、AX和DX。
向端口10H写入73H的程序段为：MOV AL，73HOUT 10H，AL向端口10H写入73H的程序段为：MOV AL，73HMOV DX，100HOUT DX，AL3、图为7段显示器接口，显示器采用共阳极接法，试编写程序段，使AL中的一位十六进制数显示于显示器上。
输出锁存器地址为40H。
解：TABLE DB 3FH，06H，5BH，4FHDB 66H，6DH，7DH，07HDB 7FH，67H，77H，7CH，DB 39H，5EH，79H，71HLEA BX，TABLEXLA TOUT 40H，AL4、PC/XT机有哪些输入输出方式？各自的特点如何？DMA控制器应具备哪些功能？解：无条件方式：需要外设处于就绪状态，硬件简单；查询方式：CPU需要不断地查询外设是否就绪，浪费CPU时间，硬件较简单；中断方式：外设准备好后，向CPU发中断请求，请求CPU完成数据传输，外设与CPU 并行；硬件又比前两者复杂。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
地址指针寄存器
SP：堆栈指针寄存器，其内容为栈顶的偏移地址； BP：基址指针寄存器，常用于在访问内存时存放内 存单元的偏移地址。
BX与BP在应用上的区别
作为通用寄存器，二者均可用于存放数据； 作为基址寄存器，BX通常用于数据段，一般与DS 或ES搭配使用；BP则通常用于堆栈段，与SS搭配 使用。
变址寄存器
SI：源变址寄存器 DI：目标变址寄存器 变址寄存器常用于指令的间接寻址或变址寻址.
段寄存器
用于存放逻辑段的段基地址。 CS：代码段寄存器 DS：数据段寄存器 ES：附加段寄存器 SS：堆栈段寄存器 堆栈段用于存放返回地址，保存寄存器内容，传递参 数。
指令指针寄存器
IP：指令指针寄存器，其内容为下一条 要执行的指令的偏移地址；
AH BH CH DH AL BL CL DL AX BX CX DX SP BP SI DI
数据寄存器
堆栈指针寄存器 基址指针寄存器 源变址寄存器 目的变址寄存器
指针寄存器 变址寄存器
控制寄存器
通 用 寄 存 器
指令指针 状态标志
代码段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器
IP FLAGS
30 29 28 27 26
A18/S5
A19/S6 SS0 MN/MX
HIGH
地址、段寄存器状态复用； S6=0， S5=IF， S4S3=00，ES S4S3=01，SS S4S3=10，CS S4S3=11，DS
AH
通 用 寄 存 器 组
BH CH DH SP BP DI SI
AL BL CL DL
AX BX CX DX
20位
地址加法器
数据总线 16位 段 寄 存 器
CS DS SS ES IP 内部通信寄存器
ALU数据总线 16位 暂存寄存器
总线 控制 逻辑
指令队列 ALU EU 控制部件 Q总线 8位
31
32
2.2 8088 CPU的引脚及功能
引脚定义的方法可大致分为：
• 每个引脚只传送一种信息（RD等）； • 引脚电平的高低代表不同的信号（IO/M等）； • CPU工作于不同方式有不同的名称和定义（WR/LOCK 等）； • 分时复用引脚（AD7 ～ AD0 等） ；为了减少芯片的引脚， 8088的许多引脚具有双重定义和功能，可以分时复用；即 在不同时刻，这些引线上的信号是不同的。 • 引脚的输入和输出分别传送不同的信息。
双列直插式封装 40个引脚
8088 CPU
图2-6 8088微处理器芯片引脚图 30
8088/8086可工作于两种模式 8088/8086特点3：支持多处理器系统
最小模式： • 系统控制总线的信号由芯片本身的引脚直接引出。 仅需少量设备便可构成一个小型应用系统，也称为 单处理机模式。不能DMA 最大模式： • 系统总线由8088和总线控制器8288共同构成。这 种模式下构成的微型机除8088 CPU以外，还可以 接一个协处理器8087。也称为多处理器模式。
6 ZF
5
4 AF
3
2 PF
1
0 CF 标志寄存器
溢出标志位 方向标志位 中断允许标志位 跟踪标志位 零标志位 符号标志位
进位标志位 奇/偶标志位 辅助进位标志位
• • • • • • • • •
CF -进位标志：算术运算时有进位CF=1，无进位CF=0 PF-奇偶标志：运算结果中“1” 的个数为偶数PF=1 AF-辅助进位标志：第3位向第4位有进位时AF=1 ZF-零标志：运算结果为“0”则ZF=1 SF-符号标志：运算结果为负数时SF=1 OF-溢出标志：运算结果超出规定范围OF=1 IF-中断允许标志：IF=1中断允许 DF-方向标志， DF=0地址加1 TF-跟踪标志，TF=1，为单步工作方式
SP
BP 段 寄 存 器
BH DH
CH 堆栈指针寄存器 CL DH 基址指针寄存器 DL
源变址寄存器 堆栈指针寄存器 目的变址寄存器 基址指针寄存器
代码段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器
通 用 寄 存 器
SP SI BP DI DI SI
源变址寄存器 目的变址寄存器
2.1.3 8088CPU的寄存器结构
已知CS=1055H，DS=250AH，ES=2EF0H， SS=8FF0H， DS段有一操作数，其偏移地址=0204H， 1)画出各段在内存中的分布 2)指出各段末地址 10550H 3)该操作数的物理地址=？
250A0H 解： 各段分布及段首址见右图所示。 操作数的物理地址为： 2EF00H
CS
③每个段都由连续的存储单元构成，并且独立寻址。
段基地址和段内偏移量组成了逻辑地址
段基址 偏移地址(偏移量)
0AH 3EH
表示为：段基址:段内偏移量60000H
如：2000:0370H
段首地址 ××× ••• ××× 0000 60002H
00H 12H
物理地址=段基址×10H+偏移地址
段基地址（16位）
•2.2 8088 CPU的引脚及其功能
GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc A15 A16/S3 A17/S4 A18/S5 A19/S6 SS0 MN/MX RD HOLD(RQ/GT0) HLDA(RQ/GT1) WR(LOCK) IO/M(S2) DT/R(S1) DEN(S0) ALE(QS0) INTA(QS1) TEST READY RESET
，P4为20个阶段(超级流水线)
2.1.2 8088CPU的存储器组织
物理地址
● 8088/8086：20根地址线，可寻址220(1MB)个存储单元。
● CPU送到AB上的20位的地址称为物理地址。
低地址
物理地址
. . 60000H 60001H 60002H 60003H 60004H . . .
的逻辑区域。每段的物理长度为64KB。 ②每段的第一个内存单元的物理地址称为段起始地址，段 起始地址必须能被16整除，形式如XXXX0H，XXXXH为段基 址，即段起始地址的高16位。段基址存在段寄存器CS、 DS、 SS、 ES中。相对于该段起始地址的字节数称为偏移量；段基址 和段内偏移量又称为逻辑地址。段起始地址可由软件指定
队列长度为4字节。
4
8088以前的CPU采用串行工作方式，指令的执行过 程一般为： 取指令 指令译码 取操作数 执行指令 存放结果 在EU和BIU之间增设了指令预取队列之后：在多数情 况下，取指令操作和执行指令操作并行进行。
2.1.1 8086/8088CPU的功能结构
8086/8088包含两大功能部件，即 • 执行单元（EU，Execution Unit） • 总线接口单元（BIU，Bus Interface Unit）
2.1.3 8088CPU的寄存器结构
含14个16位寄存器，按功能可分为三类： 8个通用寄存器 4个段寄存器 2个控制寄存器
AH BH
AL BL
AX BX 控制寄存器 指令指针 状态标志 IP FLAGS CS DS SS ES
AH CH
通 用 寄 存 器
AL CL AX CX BL DL BX DX CX DX
1 2 3 4
FLAGS
执行单元EU
7
总线接口单元BIU
1. 执行单元EU
功能：译码分析指令，执行指令，暂存中间运算结 果并保留结果特征。 从指令队列中取指令代码 在ALU中完成数据的运算 存在标志寄存器FLAGS中。 如果指令队列为空，EU就等待； 译码 运算结果的特征保
2. 总线接口单元BIU
8088/8086 CPU的工作方式为并行工作
指令预取队列的存在使EU和BIU两个部分可同时进行 工作，从而
减少了CPU为取指令而等待的时间；
降低了对存储器存取速度的要求
8088/8086 CPU的这种结构被称为指令流水线结构
。新型CPU将一条指令划分成更多的阶段，以便可
以同时执行更多的指令，例如，PIII为14个阶段
DS
ES
8FF00H
250AH×10H+0204H = 252A4H
SS
存储器为什么要分段?
1. 因为8088/8086的寄存器都是16位的，无法装载20位的物 理地址，所以它采用了将地址空间分段的方法； 2. 方便存储器的管理，采用分段甚至分页来管理，使得多个 程序可以并行运行； 3. 分段寻址允许程序在存储器内重定位（浮动），可以把整 个程序作为一个整体移到一个新的区域。允许实模式编写 的程序在保护模式下运行。程序当中使用的地址都是逻辑 地址。 4. 信息按特征分段存储。
第2章 8088/8086微处理器
1
第2章 8086/8088微处理器
教学目的
熟悉8088/8086微处理器的结构及其外部引脚 和功能 掌握8088/8086微机存储器的组织 了解8088/8086微处理器的两种工作模式 了解8088/8086微处理器的工作时序
2
CPU是计算机系统的核心部件，控制和协调整个计算机 系统的工作。基本功能： ⊙进行算术运算和逻辑运算； ⊙对指令进行译码、分析、执行指令所规定的操作； ⊙与存储器和I/O接口进行数据交换； ⊙少量数据的暂存； ⊙提供系统所需的定时和控制信号； ⊙响应输入输出设备发出的中断请求。
3
2.1
8088/8086微处理器的内部结构