三位二进制减法计数器与芯片仿真进制减法计数器
数字电路课程设计—3位二进制同步减法计数器和序列信号发生器
5参考文献
[1].清华大学电子学教研组 杨素行主编《数字电子技术简明教程》
1.2课程设计的要求
1.设计3位二进制同步加法计数器（无效状态为001 100）
2.设计一个序列信号发生器（期序列为101001）
2设计3位二进制同步加法计数器(无效状态为001100)
2.1基本原理
计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N进制。计数器不仅有加法计数器，也有减法计数器。一个计数器如果既能完成加法计数，又能完成减法计数，则其称为可逆计数器。
2.1基本原理…………………………………………..............………………1
2.2设计过程…………………………………………………….......………….1
2.2.1状态图……………………………………………….........…………1
2.2.2卡诺图…………………………………………………….…………1
[2].张丽萍 王向磊老师主编的《数字逻辑实验指导书》
[3].朱定华 陈琳 吴建新编著《电子电路测试与实验》
2.2.3特性方程，驱动方程………………………………………….……….3
2.3设计电路图……………………………………………….……………….3
2.4最后结果………………………………………………….………………4
3序列信号发生器（101001）…………………………….......……………………8
数电填空题
1．二进制数（1011.1001）2转换为八进制数为 13.41 ，转换为十六进为B9 。
2．数字电路按照是否具有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。
3．已知逻辑函数F ＝A ⊕B ，它的与非-与非表达式为 A B A B ，或与非表达式为 ()()A B A B++ 。
4．5个变量可构成 32 个最小项，变量的每一种取值可使 1 个最小项的值为1。
5．555定时器构成的施密特触发器，若电源电压V CC ＝12V ，电压控制端经0.01µF 电容接地，则上触发电平U T+ ＝ 8 V ，下触发电平U T –＝ 4 V 。
6．逻辑函数的两种标准形式分别为7．将2004个“1”异或起来得到的结果是 08．半导体存储器的结构主要包含三个部分，分别是地址译码器、存储矩阵、输出缓冲器9．8位D/A 转换器当输入数字量10000000为5v 。
若只有最低位为高电平，则输出电压为（ 0.039 ）v ；当输入为10001000，则输出电压为（ 5.31 ）v 。
10．就逐次逼近型和双积分型两种A/D 转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换速度快。
11．由555定时器构成的三种电路中，（施密特触发器）和（单稳态触发器）是脉冲的整形电路。
12．与PAL 相比，GAL 器件有可编程的输出结构，它是通过对（结构控制字）进行编程设定其（输出逻辑宏单元）的工作模式来实现的，而且由于采用了（E 2CMOS ）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
13．逻辑函数有四种表示方法，它们分别是真值表、逻辑图、逻辑表达式、卡诺图。
14．将2004个“1”异或起来得到的结果是 0 。
15．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。
16．施密特触发器有（两）个稳定状态.，多谐振荡器有（0）个稳定状态。
17．已知Intel2114是1K* 4位的RAM 集成电路芯片，它有地址线（10）条，数据线（4）条。
(完整版)电子技术复习题及参考答案
中南大学网络教育课程考试复习题及参考答案电子技术一、填空题：1。
在本征半导体中掺入微量三价元素形成型半导体，掺入微量五价元素形成型半导体。
2。
晶体管工作在截止区时，发射结向偏置，集电结向偏置。
3.硅稳压管的工作为 _ 区。
4。
为了避免50Hz电网电压的干扰进入放大器，应选用滤波电路。
5。
已知输入信号的频率为10kHz~12kHz，为了防止干扰信号的混入，应选用滤波电路。
6.为了获得输入电压中的低频信号，应选用滤波电路.7.为了稳定静态工作点，应引入负反馈.8.为了稳定放大倍数,应引入负反馈。
9.为了使放大电路的输出电阻增大应引入负反馈;深度负反馈的条件是。
10。
为了减小放大电路的输入电阻，应引入负反馈。
11.为了减小放大电路的输出电阻，应引入负反馈。
12.当集成运放组成运算电路时中，运放一般工作在状态。
13.在运放组成的电压比较器中，运放一般工作在或状态.14.在图1所示电路中，调整管为，采样电路由组成，基准电压电路由组成，比较放大电路由组成.图115。
在整流电路的输入电压相等的情况下，半波与桥式两种整流电路中，输出电压平均值最低的是整流电路.16。
直流电源由、、和四部分组成。
17。
串联型稳压电路由、、和四部分组成。
18.欲将方波电压转换成三角波电压，应选用运算电路。
19。
NPN型共集电极放大电路中的输出电压顶部被削平时，电路产生的是失真;乙类功放电路的主要缺点是输出有失真。
20. 比例运算电路的比例系数大于1，而比例运算电路的比例系数小于零。
21.正弦波自激振荡的幅值平衡条件为，相位平衡条件为。
22。
存储器按功能不同可分为存储器和存储器；23.RAM按存储单元结构特点又可分为和。
24.半导体存储器的结构主要包含三个部分，分别是、、。
25。
某存储器容量为8K×8位，则它的地址代码应取位。
26。
将Intel2114（1K*4位）RAM扩展成为8K*4位的存储器，需要Intel2114芯片数是 ,需要增加的地址线是条。
集成计数器
集成计数器计数器具有累积计数脉冲的功能。
它是数字电路系统中一个十分重要的逻辑部件，目前生产厂家已制造出了具有不同功能的集成计数芯片，各种计数器的不同点主要表现在计数方式（同步计数或异步计数）、输出编码形式（自然二进制码、BCD 编码、时序分配输出）、计数规律（加法计数或可逆计数）、预置方式（同步预置或异步预置）以及复位方式（同步复位或异步复位）等六个方面。
下面将简单介绍几种常用的集成计数器。
二进制计数器。
常用多级异步二进制计数器有CD4020、CD4024、CD4040及CD4060。
其中CD4024是7级串行二进制计数器，CD4040是12级计数器，CD4020及CD4060是14级串行二进制计数器。
它们的共同特点是仅有两个输入端，一个是时钟输入端“CP”，另一个是清零端“R ”。
在清零端R 上加高电平“1”时，计数器输出全部被清零，当R 端为低电平“0”，在时钟脉冲 “CP ”的作用下完成计数，且在CP 脉冲的下跳沿计数器翻转。
当多级计数器连接构成计数规模更大的计数器时，方法相当简单，只需将上一级最高位的输出连到下一级计数器的“CP ”即可。
它们的管脚排列如图4.6.4(a)所示。
图4.6.4 常用计数器管脚排列图十进制计数器的编码一般都是BCD 码，常见的十进制加法计数器有74LS160、74LS162及CD4518等。
74LS160和74LS162管脚排列和逻辑功能完全相同（与74LS161、74LS163管脚相同，但74LS161、74LS163是4位二进制计数器），所不同的是74LS160是异步清零，而74LS162是同步清零。
它们的管脚排列图如图4.6.4(b)所示，其功能表见表4-11。
CD4040Q11Q6Q5Q4Q3Q2Q1VssQ0CP R Q8Q7Q9Q10Vcc 18916Vcc 1891674LS163GNDRCP D0D1D2D3EPET LD Q3Q2Q1Q0CO 169Vcc 81Vss1CP 1EN1Q01Q11Q21Q31R 2CP 2EN 2Q02Q12Q22Q32R CD4518(a)(b)(c)Vcc 18916D1Q1Q0Q2Q3D3D2LD D08169Vcc 1D1Q1Q0CP-CP+Q2Q3D3D2LD CO BO R D074LS192/193CI U /D Qc/QB Q RC CP 74LS190/19181Vcc Vss169GND GNDLD Q3D3D0CI Q0CO B/ D U/ D Q1D1D2Q2CP CD4029(d)(e)(f)表4-11 74LS163的功能表表4-12 CD4518的功能表CD4518是双BCD 码计数器，图4.6.4(c)是其管脚排列图，其功能表见表4-12。
数字电子技术计数器
1 00 01 01 1 01 1
d3 d2 d1 d0 1 1
Q3n+1 Q2n+1 Q1n+1 Q0n+1
000 0
d3 d2 d1
d0
加法计数
减法计数
保持
注
异步清零 异步置数
BO =CO=1
4. 集成十进制同步计数器 (1) 集成十进制同步加法计数器74160、74162 VCC CO Q0 Q1 Q2 Q3 CTT LD 同步计数功能：
若用T 触发器：
T0 = 1 T1=Q0n T2= Q1n Q0n
&
FF0
Q0
1J
FF1
1J
Q1
C1
C1
FF1
1J C1
&
B
Q2
1K
1K
Q0
Q1
1K
Q2
3. 3 位二进制同步可逆计数器 (1) 单时钟输入二进制同步可逆计数器
加/减 控制端
&1
&1
C/B &1
U/D 1
1
1J C1
Q0
1K
CP
FF0 Q0
按计数的增 减分：
加法计数器 减法计数器 可逆计数 (Up-Down Counter)
按计数值的 二进制编码计数器 编码方式分： 二—十进制计数器
按数制分：
二进制计数器 十进制计数器
N 进制(任意进制)计数器
同步二进制加法计数器结构组成及原理
计数器计数容量、长度或模的概念
计数器能够记忆输入脉冲的数目，即电路的有效状态
CP2=Q1
二-八-十六进制计数器的实现
FF0 Q0
三位二进制减法计数器的设计
三位二进制减法计数器的设计-CAL-FENGHAI.-(YICAI)-Company One1目录1设计目的与作用 (1)设计目的及设计要求 (1)设计作用 (1)2设计任务 (1)3三位二进制减法计数器的设计 (1)设计原理 (1)设计过程 (2)4 74161构成227进制同步计数器并显示 (4)设计原理 (4)设计过程 (4)5仿真结果分析 (5)三位二进制减法计数器仿真结果 (5)74161构成227进制同步计数器的仿真结果 (8)6设计总结 (8)7参考文献 (9)1设计目的与作用设计目的及设计要求按要求设计三位二进制减法计数器（无效状态001，011）及用74161构成227进制同步计数器并显示，加强对数字电子技术的了解，巩固课堂上学到的知识，了解计数器，并且加强对软件multisim的了解。
设计作用multisim仿真软件的使用，可以使我们对计数器及串行检测器有更深的理解，并且学会分析仿真结果，与理论结果作比较。
加强了自我动手动脑的能力。
2设计任务1.三位二进制减法计数器（无效状态001，011）构成227进制同步计数器并显示3三位二进制减法计数器的设计设计原理设计一个三位二进制减法计数器（无效状态001，011）000 /0 010 /0 100 /0 101 /0 110 /0 111Q Q Q排列210图状态图设计过程a．选择触发器由于JK触发器的功能齐全，使用灵活，在这里选用3个CP上升沿触发的边沿JK触发器。
b ．求时钟方程采用同步方案，故取012CP CP CP CP ===c ．求状态方程由所示状态图可直接画出电路次态n+1n+1n+1210Q Q Q 卡诺图。
再分解开便可以得到如图各触发器的卡诺图。
Q 1n Q 0nQ 2n1图次态n+1n+1n+1210Q Q Q 卡诺图Q 1n Q 0nQ 1图n+12Q 的卡诺图Q 1n Q 0nQ 2n 0 1图 n+11Q 的卡诺图Q 1n Q 0nQ 2n 图 n+10Q 的卡诺图状态方程：nn Q Q Q Q Q Q 01n 2n 1n 21n 2++=+ （1）nn n n n Q Q Q Q Q 010111+=+ （2）n0n1n 2n 1n 21n 0Q Q Q Q Q Q +=+ （3）（2）求驱动方程JK 触发器的特性方程为n n 1n Q K Q J Q +=+120Q Q J ⊕=,n Q Q K 1n 20+=n 011Q K J ==n 0n 12Q Q J +=，n 0n 12Q Q K =（3）画逻辑电路图选用触发器，写出时钟方程，输出方程，驱动方程，便可以画出如图所示的逻辑电路图。
计数器
此上升沿使十位的74LS192(2)从0000开始计数 直到第100 此上升沿使十位的74LS192(2)从0000开始计数,直到第100 开始计数, CP脉冲作用后 计数器由1001 1001恢复为 脉冲作用后, 恢复为0000 0000, 个CP脉冲作用后,计数器由1001 1001恢复为0000 0000,完成 一次计数循环. 一次计数循环.
▲ 二—五—十进制计数器74LS90 十进制计数器74LS90
二进制计数器:FF0构成一个二进制计数器; 构成一个二进制计数器; 二进制计数器: 五进制计数器: 异步计数器(五进制计数器) 五进制计数器:FF1,FF2,FF3构成模 5异步计数器(五进制计数器); 8421码异步十进制计数器:时钟脉冲接CP 8421码异步十进制计数器:时钟脉冲接CP0 ,CP1端与Q0端相连. 端与Q 端相连. 码异步十进制计数器 5421码异步十进制计数器:时钟脉冲接CP 5421码异步十进制计数器:时钟脉冲接CP1 ,CP0端与Q3端相连. 端与Q 端相连. 码异步十进制计数器 74LS90又称为 74LS90又称为二—五—十进制计数器. 又称为二 进制计数器.
Q3 Q2 Q1 Q0
0 0 0 0 0 0 0 0 1 0 0 1 计 数 计 数 计 数 计 数
▲ 引脚功能说明 S1, S2:S1 S2 = 1时,计数器置"9",即被置成1001状态,与CP无关.且优 先 时 计数器置" ,即被置成 状态, 无关. 状态 无关 , 级别最高. 级别最高. RD1 RD2:当S1 S2 = 0时,RD1 RD2 = 1计数器清零. 计数器清零. 时 计数器清零 Q3Q2Q1Q0:输出端 CP0, CP1:双时钟输入端
0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 1 1 0
三位二进制减法计数器真值表
三位二进制减法计数器真值表在计算机科学和数字电子技术中，二进制是一种常用的计数系统。
它由两个数字0和1组成，可以用来表示数字、字符和其他信息。
在许多计算机中，使用二进制进行加法和减法运算是非常常见的。
而二进制减法是通过将减数与被减数相减得到差值的过程。
为了进行二进制减法运算的实现，我们可以使用一个二进制减法计数器。
这个计数器可以将两个二进制数相减，并输出差值。
一个三位二进制减法计数器由三个二进制位构成，每个位可以取0或1的值。
这样的计数器可以表示从0到7之间的数字范围。
下面是一个三位二进制减法计数器的真值表：被减数（A）减数（B）差值（D）000 000 000001 000 001010 000 010011 000 011100 000 100101 000 101110 000 110111 000 111000 001 111001 001 000010 001 001011 001 010 100 001 011 101 001 100 110 001 101 111 001 110 000 010 110 001 010 111 010 010 000 011 010 001 100 010 010 101 010 011 110 010 100 111 010 101 000 011 101 001 011 110 010 011 111 011 011 000 100 011 001 101 011 010 110 011 011 111 011 100000 100 011 001 100 100 010 100 101 011 100 110 100 100 111 101 100 000 110 100 001 111 100 010 000 101 010 001 101 011 010 101 100 011 101 101 100 101 110 101 101 111 110 101 000 111 101 001 000 110 001 001 110 010 010 110 011 011 110 100 100 110 101101 110 110110 110 111111 110 000000 111 000001 111 001010 111 010011 111 011100 111 100101 111 101110 111 110111 111 111在这个真值表中，被减数（A）和减数（B）分别取0和1的所有情况下，都列出了对应的差值（D）。
三位二进制同步减法计数器
1 三位二进制同步减法计数器的设计(000、010)1.1 课程设计的目的1、学会利用触发器和逻辑门电路，实现六进制同步减法计数器的设计2、学会掌握并能使用常用芯片74LS112、74LS08芯片的功能3、学会使用实验箱、使用软件画图4、了解计数器的工作原理1.2 设计的总体框图1.3 设计过程1逻辑抽象分析CP为输入的减法计数脉冲，每当输入一个CP脉冲，计数器就减一个1，当不够减时就向高位借位，即输出借位信号。
当向高位借来1时应当为8，减一后为7。
状态图中，状态为000输入一个CP脉冲，不够减，向高位借1当8，减1后剩7，计数器的状态应由000转为111，同时向高位输出借位信号，总体框图中C为借位信号。
2状态图状态000、010为无效状态，据分析状态图为：/0 /0 /0 /0 /0001011100101110111/13 选择触发器，求时钟方程、输出方程和状态方程● 选择触发器由于状态数M=6，触发器的个数n 满足122n n M -≤≤，故n 的取值为3。
选用3个下降沿触发的JK 触发器。
● 求时钟方程因为是同步，故012CP CP CP CP ===● 求输出方程1.3.1 输出C 的卡诺图根据输出C 的卡诺图可得输出方程为C=Q 2n Q 1n● 求状态方程计数器的次态的卡诺图为1.3.2 次态210n n nQ Q Q 的卡诺图各个触发器的次态卡诺图如下：1.3.3 2nQ 次态卡诺图1.3.4 1n Q 的次态卡诺图1.3.5 0nQ 的次态卡诺图根据次态卡诺图可得次态方程为：Q 2n+1=Q 1n Q 0n +Q 2n Q 1nQ 1n+1= Q 1n Q 0n + Q 2n Q 1n + Q 2n Q 1n Q 0n Q 0n+1 =Q 2n +Q 0n4 求驱动方程Q 2n+1 =Q 1n Q 2n + Q 0n Q 1n Q 2n Q 1n+1=Q 0n Q 2n Q 1n +Q 0n Q 2n Q 1n Q 0n+1=Q 2n Q 0n +Q 2n Q 0n驱动方程是：J 0 = Q 2n K 0 =Q 2n J 1 =Q 0n Q 2n K 1= Q 0n Q 2J 2 = Q 1n K 2=Q 0n Q 1n5 检查是否能自启动将无效状态100、101分别代入输出方程、状态方程进行计算，结果如下：/0 /0000 111 010 001而000、010都是有效状态，故设计的电路能够自启动。
单独招生(机电类)模拟题与参考答案
单独招生（机电类）模拟题与参考答案一、单选题（共52题，每题1分，共52分）1.在电动机的继电-接触控制电路中，熔断器的功能是实现A、过载保护B、短路保护C、零压保护D、失压保护正确答案：B2.平面度公差属于( )A、形状公差B、定位公差C、定向公差D、跳动公差正确答案：A3.某电容器的电容为C，如不带电时它的电容是（）A、0B、CC、大于CD、小于C正确答案：B4.滚动轴承与滑动轴承相比,其优点是A、承受冲击载荷能力好B、高速运转时噪声小C、起动及运转时摩擦力距小D、径向尺寸小正确答案：C5.加工两种或两种以上工件的同一夹具，称为( )A、专用夹具B、通用夹具C、车床夹具D、组合夹具正确答案：B6.环境十分潮湿的场合应采用( )电动机A、封闭式B、防护式C、开启式D、防爆式正确答案：A7.正弦交流电的有效值( )A、不随交流电的变化而变化B、在正半周变化，负半周不变化C、不能确定D、在正半周不变化，负半周变化正确答案：A8.额定电压相等的两只灯泡，额定功率大的灯泡电阻A、相等B、无法确定C、小D、大正确答案：C9.三相异步电动机旋转磁场的方向由三相电源的（）决定。
A、频率B、相序C、最大值D、相位正确答案：B10.变压器一次、二次绕组中不能改变的物理量是( D )A、电压B、电流C、阻抗D、频率正确答案：D11.判断磁场对通电导线的作用力方向用A、左手螺旋定律B、右手定则C、左手定律D、右手螺旋定律正确答案：C12.20V，25W白炽灯正常发光（），消耗的电能为1KW.h。
A、25hB、20hC、40hD、5h正确答案：C13.工艺尺寸链的封闭环是( )A、尺寸最小的环B、精度要求最高的环C、经过加工直接保证的尺寸D、经过加工后间接得到的尺寸正确答案：D14.十进制整数转换为二进制数一般采用A、除2取余法B、除10取整法C、除10取余法D、除2取整法正确答案：A15.在桥式整流电容滤波电路中，变压器二次侧电压V2=20V，二极管承受的最高反向电压是A、20VB、28VC、56VD、24V正确答案：B16.导体作切割磁力线运动，其运动方向与磁场方向的夹角为（）时，导体感应的电动势为最大A、0度B、90度C、180度D、难以确定其角度正确答案：B17.某放大器输出电压V1=1.0MV，输出电压V0=0.1V，则电压增益为A、10dBB、20dBC、40dBD、100dB正确答案：C18.三极管基本放大电路中，设置静态工作点的目的是A、减小放大电路的非线性失真B、减小放大电路的放大倍数C、计算放大电路的静态工作点D、计算放大电路的放大倍数正确答案：A19.直流放大电路主要放大对象是（）A、变化缓慢的直流信号B、大电压C、高频信号D、大电流正确答案：A20.精密测量工件直径的量具是( )A、千分尺B、百分表C、游标卡尺D、钢尺正确答案：A21.应用叠加原理计算线性电路时，（）叠加。
减法计数器原理
减法计数器原理一、引言减法计数器是一种常见的数字电路，其原理基于二进制数的减法运算。
在电子工程领域，减法计数器被广泛应用于计数、定时和同步等方面。
本文将详细介绍减法计数器的原理及其应用。
二、减法计数器的基本原理减法计数器的基本原理是通过数字电路实现二进制数的减法运算。
在二进制数中，每一位只有两个状态（0或1），因此可以将减法运算转化为逐位比较的方式。
例如，对于两个二进制数A和B，其差值C可以表示为：C=A-B=(A1-B1,A2-B2,A3-B3,...,An-Bn)其中，A和B的每一位都可以表示为Ai和Bi，C的每一位可以表示为Ci。
当Ai≥Bi时，Ci=0；当Ai< Bi时，Ci=1，并向高位借位。
这种逐位比较的方式可以通过数字电路实现，即减法计数器。
三、减法计数器的实现方式减法计数器的实现方式有多种，其中最常见的是串行减法计数器和并行减法计数器。
1.串行减法计数器串行减法计数器是一种逐位比较的方式，其原理是通过级联多个反相器实现。
每个反相器都能够实现1位二进制数的减法运算，因此通过级联多个反相器，可以实现多位二进制数的减法运算。
例如，对于一个4位的串行减法计数器，其原理如下图所示：其中，每个反相器都能够实现1位二进制数的减法运算，因此通过级联多个反相器，可以实现4位二进制数的减法运算。
当输入信号为0000时，经过4个反相器的级联，输出信号为1111；当输入信号为1111时，经过4个反相器的级联，输出信号为0000。
通过这种方式，可以实现二进制数的减法运算。
2.并行减法计数器并行减法计数器是一种同时比较多位二进制数的方式，其原理是通过多个比较器实现。
每个比较器都能够同时比较多位二进制数的大小关系，因此通过多个比较器的组合，可以实现多位二进制数的减法运算。
例如，对于一个4位的并行减法计数器，其原理如下图所示：其中，每个比较器都能够同时比较多位二进制数的大小关系，因此通过4个比较器的组合，可以实现4位二进制数的减法运算。
数字电子技术 期末考试试题
期末考试试题课程名称 《数字电子技术》 适用专业自动化、测控 考试时间 （ 120 ）分钟一、 填空题（22分每空2分）1、=⊕0A , =⊕1A 。
2、JK 触发器的特性方程为： 。
3、单稳态触发器中,两个状态一个为 态，另一个为 态.多谐振荡器两个状态都为 态， 施密特触发器两个状态都为 态.4、组合逻辑电路的输出仅仅只与该时刻的 有关， 而与 无关。
5、某数/模转换器的输入为8位二进制数字信号（D 7~D 0），输出为0~25.5V 的模拟电压。
若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为 。
6、一个四选一数据选择器，其地址输入端有 个。
二、 化简题（15分 每小题5分）用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈1） Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15）2）∑∑+=)11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L 利用代数法化简逻辑函数，必须写出化简过程3)__________________________________________________)(),,(B A B A ABC B A C B A F +++=三、 画图题(10分 每题5分)据输入波形画输出波形或状态端波形（触发器的初始状态为0）. 1、2、四、 分析题(17分)1、分析下图，并写出输出逻辑关系表达式，要有分析过程（6分）2、电路如图所示，分析该电路，画出完全的时序图，并说明电路的逻辑功能，要有分析过程（11分）五、设计题(28分)1、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。
列出控制电路真值表，要求用74LS138和适当的与非门实现此电路（20分）2、中规模同步四位二进制计数器74LS161的功能表见附表所示；请用反馈预置回零法设计一个六进制加法计数器。
数电 减法计数器
目录1 三位二进制同步加法计数器（010,111） (1)1.1课程设计的目的 (2)1.2设计的总体框图 (2)1.3设计过程 (2)1.4逻辑电路图 (4)1.5实际电路图 (4)1.6实验仪器 (5)1.7实验结论 (5)2 串行序列信号发生器的设计（检测序列010100） (6)2.1课程设计的目的 (6)2.2设计的总体框图 (6)2.3设计过程 (6)2.4 逻辑电路图 (8)2.5 实际电路图 (9)2.6实验仪器 (9)2.7实验结论 (9)3 十六进制同步加法计数器（用74LS191集成芯片做） (10)3.1课程设计的目的 (10)3.2设计的总体框图 (10)3.3设计过程 (10)3.4 74191的状态表 (10)3.5 芯片介绍 (10)3.6 逻辑电路图 (11)3.7实际电路图 (11)3.8实验仪器 (12)3.9实验结论 (12)3.10参考文献 (12)1 三位二进制同步加法计数器（010,111）1.1课程设计的目的1、了解同步加法计数器工作原理和逻辑功能。
2、掌握计数器电路的分析，设计方法及应用。
3、学会正确使用JK 触发器。
1.2设计的总体框图CPY1.3设计过程(1)状态图：(2)选择的触发器名称:选用三个CP 下降沿触发的边沿JK 触发器 (3)输出方程:Y= nQ 2nQ 1Q 0n(4) 状态方程：图1.1.1 3位二进制同步加法计数器的次态卡诺图、图1.1.3 Q 1n+1的卡诺图图1.1.4 Q 0n+1的卡诺图由卡诺图得出状态方程为： 12+n Q = n Q 1Q 2n +n Q 1nQ 211+n Q = Q 0n n Q 110+n Q =n Q 1nQ 0+n Q 2n Q 1Q 0n(5) 驱动方程：2J = Q 1n1J = Q 0n0J =nQ 12K =nQ 1 1K =1 0K =QQ n n 12(6) 判断能否自启动010→100→101；111→000→001 所以能进行自启动1.4逻辑电路图5 V图1.1.5 逻辑电路图1.5实际电路图图1.1.6 实际电路图1.6实验仪器(1)数字原理实验系统一台(2)集成电路芯片：74LS112二片 74LS08一片1.7实验结论经过实验可知，满足时序图的变化，产生000→001→011→100→101→110→000的序列。
计数器的原理
计数器的原理计数器是数字电路中广泛使用的逻辑部件，是时序逻辑电路中最重要的逻辑部件之一。
计数器除用于对输入脉冲的个数进行计数外，还可以用于分频、定时、产生节拍脉冲等。
计数器按计数脉冲的作用方式分类，有同步计数器和异步计数器；按功能分类，有加法计数器、减法计数器和既具有加法又有减法的可逆计数器；按计数进制的不同，又可分为二进制计数器、十进制计数器和任意进制计数器。
一、计数器的工作原理1、二进制计数器（1）异步二进制加法计数器图1所示为用JK触发器组成的4位异步二进制加法计数器逻辑图。
图中4个触发器F0~F3均处于计数工作状态。
计数脉冲从最低位触发器F0的CP端输入，每输入一个计数脉冲，F0的状态改变一次。
低位触发器的Q端与高位触发器的CP端相连。
每当低位触发器的状态由1变0时，即输出一负跳变脉冲时，高位触发器翻转。
各触发器置0端R D并联，作为清0端，清0后，使触发器初态为0000。
当第一个计数脉冲输入后，脉冲后沿使F0的Q0由0变1，F1、F2、F3均保持0态，计数器的状态为0001；当图1 4位异步二进制加法计数器第二个计数脉冲输入后，Q0由1变为0，但Q0的这个负跳变加至F1的CP端，使Q1由0变为1，而此时F3、F2仍保持0状态，计数器的状态为0010。
依此类推，对于F0来说，每来一个计数脉冲后沿，Q0的状态就改变，而对于F1、F2、F3来说，则要看前一位输出端Q是否从1跳到0，即后沿到来时，其输出端的状态才改变，否则Q1、Q2、Q3端的状态同前一个状态一样。
这样在第15个计数脉冲输入后，计数器的状态为1111，第16个计数脉冲输入，计数器恢复为0000。
由上述分析可知，一个4位二进制加法计数器有24=16种状态，每经过十六个计数脉冲，计数器的状态就循环一次。
通常把计数器的状态数称之为计数器的进制数（或称计数器的模），因此，4位二进制计数器也可称之为1位十六进制（模16）计数器。
表1所示为4位二进制加法计数器的状态表。
二进制计数器
2019/11/20
(a) 电路图 （b）时序图
12
2．异步二进制减法计数器
必须满足二进制数的减法运算规则：0-1不够减， 应向相邻高位借位，即10-1＝1。
组成二进制减法计数器时，各触发器应当满足： ① 每输入一个计数脉冲，触发器应当翻转一次 （即用T′触发器）； ② 当低位触发器由0变为1时，应输出一个借位信 号加到相邻高位触发器的计数输入端。
2019/11/20
13
（1）JK触发器组成的3位异步二进制减法计数器 （用CP脉冲下降沿触发）。
仿真
图5-16 3位异步二进制减法计数器
2019/11/20
(a)逻辑图 ( b)时序图
14
表5-6 3位二进制减法计数器状态表
CP顺序 0 1 2 3 4 5 6 7 8
Q2 Q1 Q0 000 111 110 101 100 011 010 001 000
8
1000
9
1001
10
1010
11
1011
12
1100
13
1101
14
1110
15
1111
16
0000
22
图5-19 4位同步二进制加法计数器的时序图
2019/11/20
23
仿真
图5-20 T40位=同J0步=K二0=进1制加法计数器 T1=J1=K1= Q0
T2=J2=K2= Q1Q0
2019/11/20
器翻转，计数减1。
2019/11/20
25
（2）触发器的翻转条件是：当低位触发器的Q端 全1时再减1，则低位向高位借位。
10－1＝1 100－1＝11 1000－1＝111 10000－1＝1111
jk触发器三进制减法计数器推导过程
JK触发器是一种常用于计数器设计的电子元件。
它可以用于实现二进制计数器，也可以进行其他运算操作，比如减法计数器。
本文将详细探讨JK触发器三进制减法计数器的推导过程，帮助读者了解该设计的原理和实现方法。
1.三进制数系统简介在我们的日常生活中，我们常用的是十进制数系统，其中包含了十个数字：0、1、2、3、4、5、6、7、8、9。
但是，在一些特殊的场景下，我们可能会使用其他进制数系统来表示数字。
而三进制数系统就是其中之一。
它只有三个数字：0、1、2。
在三进制数系统中，每一位的权值是3的幂次方：最低位的权值为30=1，次位的权值为31=3，依次类推。
2.JK触发器简介 JK触发器是一种双稳态触发器，它由两个输入引脚J和K、一个时钟引脚CLK以及两个输出引脚Q和~Q组成。
JK触发器有四种可能的输入状态：J=0，K=0；J=0，K=1；J=1，K=0；J=1，K=1。
在每个时钟周期的上升沿，JK触发器会根据输入引脚的状态改变输出引脚的值。
其真值表如下： | J | K | CLK | Q | ~Q | |—|—|—–|—|—-| | 0 | 0 | ↑ | Q | ~Q | | 0 | 1 | ↑ | 0 | 1 | | 1 | 0 | ↑ | 1 | 0 | | 1 | 1 | ↑ | ~Q| Q |3.JK触发器三进制减法计数器推导过程在我们开始推导JK触发器的三进制减法计数器之前，首先我们需要明确三进制的减法规则。
在十进制中，减法是通过借位来实现的，而在三进制中，减法的规则与十进制有些不同。
在三进制减法中，当被减数小于减数时，需要向高位借1。
我们可以使用JK触发器来实现这种借位的操作。
假设我们有一个三进制的减法计数器，它有三个JK触发器和一个时钟信号输入。
我们将这三个触发器分别标记为A、B、C。
我们需要初始化这个减法计数器，使其从特定的初始状态开始计数。
假设初始状态为0。
我们将A、B、C都设置为0。
这时，JK触发器的输入引脚J和K都为0，即J=0，K=0。
数电复习题及答案
数电复习题及答案一、多选择题1．以下代码中为无权码的为 。
CDA. 8421BCD 码B. 5421BCD 码C. 余三码D. 格雷码2．以下代码中为恒权码的为 。
AB码 B. 5421BCD 码 C. 余三码 D. 格雷码3．十进制数25用8421BCD 码表示为 。
B101 0101 C.1001014. 以下表达式中符合逻辑运算法则的是 。
D·C=C2 +1=10 C.0<1 +1=15. 逻辑函数的表示方法中具有唯一性的是 。
ADA .真值表 B.表达式 C.逻辑图 D.卡诺图=A B +BD +CDE +A D = 。
AC A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++7.逻辑函数F= ()A A B ⊕⊕ = 。
AC.B A ⊕D. B A ⊕8. 三态门输出高阻状态时， 是正确的说法。
ABA.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动9. 以下电路中可以实现“线与”功能的有 。
CDA.与非门B.三态输出门C.集电极开路门D.漏极开路门10．以下电路中常用于总线应用的有 。
A门 门 C. 漏极开路门 与非门11．对于T 触发器，若原态Q n =0，欲使新态Q n+1=1，应使输入T= 。
BD .1 C D. Q12．对于T 触发器，若原态Q n =1，欲使新态Q n+1=1，应使输入T= 。
AD .1 C D. Q13．对于D 触发器，欲使Q n+1=Q n ，应使输入D= 。
C .1 C D. Q14．对于JK 触发器，若J=K ，则可完成 触发器的逻辑功能。
Cˊ15.下列各函数等式中无冒险现象的函数式有 。
D A.B A AC C B F ++= B.B A BC C A F ++= C.B A B A BC C A F +++= D.C A B A BC B A AC C B F +++++= E.B A B A AC C B F +++=16．函数C B AB C A F ++=，当变量的取值为 时，将出现冒险现象。
三位二进制减法计数器与芯片仿真新编进制减法计数器
三位二进制减法计数器与芯片仿真新编进制减法计数器IMB standardization office【IMB 5AB- IMBK 08- IMB 2C】目录1课程设计的目的与作用课程设计目的1.通过Multisim的仿真设计，掌握Multisim软件的基本使用方法；2.学会在multisim环境下建立电路模型，能进行正确的仿真；3.通过Multisim的仿真，熟练掌握三位二进制同步加法计数器和串行序列检测器电路，10000串行序列检测器电路设计；4.学会分析仿真结果的正确性，与理论计算值进行比较；5.通过课程设计，加强动手，动脑的能力。
2所用multisim软件环境介绍软件环境介绍Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。
它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。
Multisim10启动画面图工程师们可以使用Multisim交互式地搭建电路原理图，并对电路进行仿真。
Multisim提炼了SPICE仿真的复杂内容，这样工程师无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。
通过Multisim和虚拟仪器技术，PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。
NIMultisim软件结合了直观的捕捉和功能强大的仿真，能够快速、轻松、高效地对电路进行设计和验证。
凭借NIMultisim，您可以立即创建具有完整组件库的电路图，并利用工业标准SPICE模拟器模仿电路行为。
借助专业的高级SPICE分析和虚拟仪器，您能在设计流程中提早对电路设计进行的迅速验证，从而缩短建模循环。
与NILabVIEW和SignalExpress软件的集成，完善了具有强大技术的设计流程，从而能够比较具有模拟数据的实现建模测量。
计数器的分类
1. 按照进位制数（计数器的模数）划分：★ 二进制计数器随着计数脉冲（时钟脉冲）的输入，按照二进制数规律计数的计数器称为二进制计数器，再具体划分，2个状态循环的是1位二进制计数器，4个状态循环的是2位二进制计数器，8个状态循环的是3位二进制计数器，以此类推。
★ 十进制计数器随着计数脉冲（时钟脉冲）的输入，按照十进制数规律计数的计数器称为十进制计数器，与二进制计数器的内涵不同的是，这里不区分位数，也就是说，十进制计数器就是10个状态循环的计数器。
★进制计数器 除了上述的二进制计数器和十进制计数器外，其他进制（其他 个状态循环）的计数器，都统称为进制计数器。
2. 按计数的增减趋势（状态迁移顺序）划分：★ 加法计数器工作循环中，状态以递增规律迁移的计数器就称为加法计数器，也叫递增计数器。
★ 减法计数器工作循环中，状态以递减规律迁移的计数器就称为减法计数器，也叫递减计数器。
★ 可逆计数器既可以进行递增计数，也可以进行递减计数的计数器，称为可逆计数器，也叫双向计数器。
一般而言，可逆计数器设置有加减控制信号，加减控制信号的不同信号输入，决定了该计数器具体的状态迁移顺序，上一节中，【例8.2.2】所示电路就是一个典型的可逆计数器。
3. 按时钟脉冲输入方式（计数器工作方式）划分：★ 同步计数器计数器电路中，使用的触发器类型相同，且共用相同的计数脉冲（时钟脉冲）信号时，就称为同步计数器，其内部的触发器的工作点一致，状态变化同时发生。
★ 异步计数器计数器电路中，使用的触发器的工作点不一致，状态变化的时间不一致，就称为异步计数器。
从电路结构上看，异步计数器内部，往往有的触发器的时钟信号是输入的计数脉冲，有的触发器的时钟信号却是其他触发器的输出状态。
N N N按照时钟脉冲输入方式来划分计数器种类，其实际含义，和时序逻辑电路分为同步时序电路和异步时序电路的划分是一致的，常常就称为计数器按照工作方式的区分。
综合上述三种分类方式，形成了计数器繁多的种类区分，如图8.3.1所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录1 课程设计的目的与作用 01.1课程设计目的 02 所用multisim软件环境介绍 02.1 Multisim软件环境介绍 02.2 Multisim软件界面介绍 (1)3设计任务 (2)3.1设计的总体框图 (2)3.1.1三位二进制减法计数器的总体框图 (2)3.1.2 串行序列信号检测器的总体框图 (2)3.1.3 74193芯片仿真63进制减法计数器原理 (2)3.2设计过程 (2)3.2.1 三位二进制同步减法计数器 (2)3.2.2串行序列信号检测器 (4)3.2.3 74193芯片仿真63进制减法计数器 (5)4实验仪器 (6)4.1三位二进制减法器 (6)4.2串行序列检测器 (6)4.3 74193芯片仿真63进制减法器计数 (6)5仿真结果分析 (6)5.1三位二进制同步减法计数器的电路原理图及结果 (6)5.2串行序列信号检测器电路原理图及结果 (7)5.3 74193芯片仿真63进制减法计数器的电路原理图及结果 (7)6设计总结和体会 (8)7参考文献 (8)1 课程设计的目的与作用1.1课程设计目的1.通过Multisim的仿真设计，掌握Multisim软件的基本使用方法；2.学会在multisim环境下建立电路模型，能进行正确的仿真；3.通过Multisim的仿真，熟练掌握三位二进制同步加法计数器和串行序列检测器电路，10000串行序列检测器电路设计；4.学会分析仿真结果的正确性，与理论计算值进行比较；5.通过课程设计，加强动手，动脑的能力。
2 所用multisim软件环境介绍2.1 Multisim软件环境介绍Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。
它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。
Multisim 10 启动画面图工程师们可以使用Multisim交互式地搭建电路原理图，并对电路进行仿真。
Multisim提炼了SPICE仿真的复杂内容，这样工程师无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。
通过Multisim和虚拟仪器技术，PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。
NI Multisim软件结合了直观的捕捉和功能强大的仿真，能够快速、轻松、高效地对电路进行设计和验证。
凭借NI Multisim，您可以立即创建具有完整组件库的电路图，并利用工业标准SPICE模拟器模仿电路行为。
借助专业的高级SPICE分析和虚拟仪器，您能在设计流程中提早对电路设计进行的迅速验证，从而缩短建模循环。
与NI LabVIEW和SignalExpress软件的集成，完善了具有强大技术的设计流程，从而能够比较具有模拟数据的实现建模测量。
突出优点1.通过直观的电路图捕捉环境, 轻松设计电路2.通过交互式SPICE仿真, 迅速了解电路行为3.借助高级电路分析, 理解基本设计特征4.通过一个工具链, 无缝地集成电路设计和虚拟测试5.通过改进、整合设计流程, 减少建模错误并缩短上市时间2.2 Multisim软件界面介绍Multisim 10主界面。
启动Multisim，就会看到其主界面，主要是由菜单栏、系统工具栏、设计工具栏、元件工具栏、仪器工具栏使用中元件列表、仿真开关、状态栏以及电路图编辑窗口等组成。
如图A所示。
图2.3.1 A图 Multisim软件编辑窗口Multisim 10提供了丰富的元器件。
这些元器件按照不同的类型和种类分别存放在若干个分类库中。
这些元件包括现实元件和虚拟元件。
所谓的现实元件给出了具体的型号，它们的模型数据根据该型号元件参数的典型值确定。
而所谓的虚拟元件没有型号，它的模型参数是根据这种元件各种元件各种型号参数的典型值，而不是某一种特定型号的参数典型值确定。
另外，Multisim 10元件库中还提供一种3D虚拟元件，这种元件以三维的方式显示，比较形象、直观.。
Multisim 10容许用户根据自己的需要创建新的元器件，存放在用户元器件库中。
如B图所示。
Multisim 10提供了品种繁多、方便实用的虚拟仪器。
比如数字万用表、信号发生器、示波器等17种虚拟仪器。
点击主界面中仪表栏的相应的按钮即可方便地取用所需的虚拟仪器如C图所示。
图2.3.2 B图用户元器件库图图2.3.3 C图虚拟仪器图示Multisim 10提供了各种不同功能的分析工具。
点击分析按钮，即可拉出分析菜单，其中列出了Multisim 10的各种分析工具，例如直流工作点分析、交流分析、瞬态分析等。
Multisim为用户提供了丰富的元器件，并以开放的形式管理元器件，使得用户能够自己添加所需要的元器件，如D图所示的界面。
图2.3.4 D图元器件库图示3设计任务3.1设计的总体框图3.1.1三位二进制减法计数器的总体框图CP Y输入脉冲 串行序列输出3.1.2 串行序列信号检测器的总体框图CP Y输入脉冲 串行序列输出3.1.3 74193芯片仿真63进制减法计数器原理CR 异步清零端，高电平有效；是异步置数端；是减法计数脉冲输入端；是进位脉冲输出端；是借位脉冲输出端；A 到D 是并行数据输入端；是计数器状态输出端。
当多个74193级联时，只要把低位的端端分别与高位的C 端、C 端连接起来，各个芯片的CR 端连接在一起、端连接在一起就可以了。
3.2设计过程3.2.1 三位二进制同步减法计数器1）状态图/0 /0 /0 /0 /0 010 011 100 101 110 111 /12）选择的触发器名称:选用三个CP 下降沿触发的边沿JK 触发器（3）输出方程:Y=nn n Q Q Q 012 （4）状态方程三位二进制同步减法计数器次态卡诺图： Q 1n Q 0nQ 2n 00 01 11 10XXXXXX010111串行序列信号检测器三位二进制同步减法计数器011 100 110 1011三位二进制同步减法计数器次态卡诺Q 2n+1的卡诺图：Q 1n Q 0nQ 2n 00 01 11 101 Q 1n+1的卡诺图：Q 1n Q 0nQ 2n 00 01 11 100 1 Q 0n+1的卡诺图：Q 1n Q 0nQ 2n 00 01 11 10由卡诺图得出状态方程为：1n 2+Q =nQ 2(nQ 0+nQ 1)+nQ 2n Q 01n 1+Q =nQ 0nQ 1+n Q 1nQ 0nQ 21n 0+Q =nQ 0（5）驱动方程0J =1 1J =2J = nQ 00K =1 1K =nQ 2n Q 0 2K =n Q 0nQ 1（6）时钟方程 CP=1CP =2CP =3CP （7）检查能否自启动001 /0 000 /0 111(有效状态)3.2.2串行序列信号检测器（（1）状态图 0/11/0 0/0 0/0XX 0 1 0 111X X 1 1 11X X 0 1 110/01/0 1/0 0/1 （2）选择的触发器名称:选用三个CP 下降沿触发的边沿JK 触发器（3）输出方程:Y= nn Q Q X 01(4)串行序列检测器次态卡诺图：X 00 01 11 100 00 11 10 00101000000 Q 1n+1的卡诺图：X 00 01 11 100 0 1 1 0 1Q 0n+1的卡诺图：X 00 01 11 100 0 1 0 0 11由卡诺图得出状态方程为：1n 1+Q ==1n 0+Q = X nQ 0+（5）驱动方程0J = X1J =nQ 00K =1 1K =3.2.3 74193芯片仿真63进制减法计数器=1 1 1 1 1 1=4实验仪器4.1三位二进制减法器根据设计的需要可知所需的元器件如下所示（仿真软件）74LS112 三个 74LS08 三个74LS00 一个发光灯泡三支直流电源若干导线一个开关4.2串行序列检测器74LS112 两个 74LS08 两个74LS00 两个 74LS04 一个74LS151 一个发光灯泡三支直流电源若干导线一个开关4.3 74193芯片仿真63进制减法器计数74LS04 七个 74LS30 一个74LS193 两个计数器两个脉冲触发器直流电源5仿真结果分析5.1三位二进制同步减法计数器的电路原理图及结果图 5.1.1三位二进制同步减法计数器电路图5.1.2 111仿真结果图5.1.3 110仿真结果图5.1.4 101仿真结果图5.1.5 100仿真结果图5.1.6 011仿真结果图5.1.7 010仿真结果由上面的结果可以知道两个无效态100 ，000没有出现。
5.2串行序列信号检测器电路原理图及结果图 5.2.1串行序列信号检测器连线图图5.2.1 X=1 仿真结果（1）（2）（3）图4.2.2 （1）（2）（3）X=0仿真结果5.3 74193芯片仿真63进制减法计数器的电路原理图及结果（—）74193芯片仿真63进制减法器图4.3.1 74193芯片仿真63进制减法计数器电路图图4.3.2 仿真结果之一电路图6设计总结和体会1.设计总结经过实验可知，满足时序图的变化，且可以进行自启动。
实验过程中很顺利，没有出现问题。
2.心得体会本次课程设计从确定题目到完成报告通过自己动手操作Multisim软件，使我对此软件有了透彻的了解，能够熟练的操作和使用此软件进行仿真，画电路图等功能。
并且通过这次课程设计，加强了我们动手、思考和解决问题的能力。
在设计的过程遇到了不少的问题，但是最终都被自己解决了。
这种经历将是我终生受益。
7参考文献[1] 余孟尝《数字电子技术基础简明教程》高等教育出版社2007年12月[2] 吴翔，苏建峰《Multisim10&Ultiboard原理图仿真与PCB设计》电子工业出版社[3] 黄培根奚慧平主编浙江大学出版社 2005年2月第一版《Multisim 7&电子技术实验》[4] 杨志忠主编机械工业出版社 2008年7月第一版《电子技术课程设计》。