基于ARM7TDMI的SoC的FPGA验证平台的设计

基于ARM7TDMI 的SoC 的FPGA 验证平台的设计施乐宁,董金明(北京航空航天大学电子信息工程学院　北京　100083)摘　要:针对片上系统(SoC )开发周期较长和现场可编程门阵列(FP GA )可重用的特点,设计了基于ARM7TDMI 处理器核的SoC 的百万门级FP GA 验证平台。

介绍了怎样设计平台并利用该平台进行IP 核验证、底层硬件驱动和实时操作系统及高层应用软件的验证。

使用该平台能够基本验证SoC 系统的设计,并加快SoC 系统的开发。

整个系统原理清晰,结构简单,扩展灵活、方便。

关键词:SoC ;FP GA ;验证平台;ARM7TDMI中图分类号:TN492 文献标识码:B 文章编号:10042373X (2007)102072202Design of the FPG A V erif ication Platform of the SoC B ased on ARM7T DMISHI Lening ,DON G Jinming(School of Electronic Information Engineering ,Beihang University ,Beijing ,100083,China )Abstract :Due to the long development period of the SoC ,the reuse characteristic of FP GA is adopted.Based on the ARM7TDMI CPU core ,a SoC verification platform is designed.The platform techniques such as how to verify the hardware IP ,how to code drivers ,how to test real -time operation system and how to test top level application software are presented.The system which verifies the whole design mainly consists of FP GA.The whole system is very transparent ,and its upgrade would be fairly flexible and convenient.K eywords :SoC ;FP GA ;verification platform ;ARM7TDMI收稿日期:2006209230 由现场可编程门阵列(FP GA )对片上系统(SoC )设计进行功能验证是ASIC 设计的必备环节。

本文利用FP GA 重用性好、现场可编程的优势,开发一个能覆盖绝大部分设计的可进行实时监测和分析的验证平台,以全实时方式运行设计所产生的硬件代码和软件代码,以达成可同步验证设计的目标。

1　验证平台的设计1.1　系统设计图1是设计的SoC 系统架构,选用了ARM7TDMI 处理器核,他是一个RISC 体系的32位CPU ,具有功耗低、性价比高、代码密度高3大特点。

此设计包括AMBA 总线、DMA 控制器和A HB 2APB Bridge 、时钟和功耗管理单元(CPRMU )、中断控制器(ICT )、通用定时器(TIMER )、通用串行总线(USB )客户端控制器等。

图2是该SoC 验证平台的结构框图,主要选用ARM 公司提供的IM 2L T3、Core Tile 和Logic Tile 开发板搭建构成,此外还有自行设计的扩展验证板1块。

其中IM -L T3提供电源、复位源及J TA G 接口。

Core Tile 提供ARM 公司的ARM7TDMI Test Chip 。

Logic Tile 提供Xilinx 公司的Virtex -ⅡXC2V6000(6M G ates )作为验证SoC 用FP GA 。

该器件由一系列的可编程逻辑单元(Slice )组成,每个Slice 由上下两部分组成,每部分又由一个Reg 2ister 和L U T 组成。

此外,该器件内部还包含丰富的嵌入可编程RAM模块和底层嵌入功能单元。

图1　SoC 系统架构图2中扩展验证板的主要功能是提供验证用的各种外部接口,例如USB 和FLASH 等。

1.2　电源设计拥有符合FP GA 要求的电压对该验证环境的设计十嵌入式技术施乐宁等:基于A RM7TDMI 的SoC 的FP GA 验证平台的设计分重要。

ARM 公司提供的Logic Tile 已经为FP GA 提供了必要的3.3V IO 电压及1.5V 内核电压。

另外,应外部低功耗FLASH 的需求,扩展验证板上还提供了2.5VFLASH IO电压。

图2　SoC 验证平台的结构框图1.3　时钟电路设计由于是功能仿真,将系统时钟频率(HCL K )定在10M Hz 。

Logic Tile 上已设计了标准的24M Hz 晶振,在设计中配置时钟发生器ICS307,使其通过24M Hz 晶振产生10M Hz 主时钟及48M Hz USB 用时钟。

1.4　复位电路的设计复位信号包括外部按键复位信号nPB Reset 、上电复位信号Power On Reset ,J TA G 复位信号n TRST 和软复位信号nSRST 。

在FP GA 内部对这些复位信号处理后送至ARM7TDMI Test Chip 的两个复位信号接口nReset 和n TRST 。

1.5　J TA G 链路设计使用Xilinx 公司的ISE 软件对XC2V6000器件进行配置时,J TA G 链是其中的一条重要配置通路。

通过ARM 处理器内的J TA G 接口,也可方便地利用软件对整个系统进行调试和验证。

系统由两条独立的J TA G 链组成:软件Debug 模式下的J TA G 链与硬件配置FP GA 模式下的J TA G 链。

两条J TA G 链分别包括TCK ,R TCK ,TDI ,TDO ,TMS ,以及调试请求(DB GRQ )、应答信号(DB 2GACK )、系统复位(nSRST )和测试复位(n TRST )等信号。

J TA G 数据通路示意图如图3所示。

2　验证平台的调试和使用由于ASIC 与FP GA 本身存在的一些区别,无法将ASIC 的设计代码直接植入FP GA ,需要对其进行部分修改。

主要包括:利用Xilinx ISE 自带的Core G enerator 工具将ASIC 的ROM ,RAM 替换成FP GA 内的ROM ,RAM ;修改ASIC 的时钟和功耗管理单元(CPRMU ),去掉在FP GA 内部较难实现的Clock G ating 部分;将设计中可综合的ARM7TDMI 的代码部分去除,改由ARM7TDMITest Chip 实现其功能,并对顶层端口进行相应修改。

修改完毕后,将仿真通过的硬件代码利用Synplify Proto 软件综合,使用Xilinx ISE 布局布线,生成配置FP GA 用的比特流文件。

图3　J TA G 数据通路示意图整个验证平台包括3块开发板和一块扩展验证板,在4块电路板分别调试成功后将其搭建成一个完整的验证测试硬件平台,并通过ARM 公司提供的Progcards_rvi 工具将生成的比特流烧入XC2V6000的配置用FLASH 。

由于时钟发生器及FP GA 位于Logic Tile 上,而ARM7TDMI Test Chip 在Core Tile 上,因此时钟同步成了系统联调时的主要问题。

经多次调试,得出结论:将Logic Tile 上的10M Hz 主时钟一路送至Core Tile 作MCL K;另一路适当延时后送回FP GA 作为HCL K 和PCL K 。

图4为板极延时示意图:由FP GA 送至ARM7TDMI 的MCL K PIN 的路径长160mm (75+10+75mm ),另一路10M Hz 的环路延时路径也为160mm ,因此两路延时相同。

时钟同步完成后,整个系统的调试基本完成。

硬件测试人员可以利用ARM 公司的RealView 2ICE 工具通过软件代码对设计进行验证和测试。

验证过程中,解决了一些无法在仿真过程中遇到的问题。

例如,电路中实际存在的毛刺问题。

在利用工具进行仿真时未考虑到这一问题,但当输入I/O 存在毛刺时,设计无法正常实现。

在对输入I/O 进行防毛刺处理后妥善解决了这一问题。

(下转第81页)　3.3.4　OSTickISR()函数的编写OSTickISR()是系统时钟节拍中断服务函数。

其主要任务是负责处理时钟中断,为内核提供时钟节拍。

调用系统实现的OSTime Tick函数,如果有等待时钟信号的高优先级任务,则需要在中断级别上调度其执行。

其他相关的两个函数是OSInt Enter()和OSInt Exit(),都需要在ISR 中执行。

具体代码见程序清单9。

程序清单9　OSTickISR()函数:OSTickISR　SUB L R,　L R,　4　　STMFD SP!,　{R0-R12,L R}　//相应寄存器入栈 MSR R4,　SPSR　//保存SPSR STMFD SP!,　{R4}　　BL OSInt Enter　//通知μC/OS2Ⅱ中断服务正在执行　BL OSTime Tick　//检测延时时间是否到达　BL RUN_IRQ　//运行相应中断处理程序　BL OSInt Exit　//通知μC/OS2Ⅱ中断服务执行完毕　LDR R1,　=OSIntCtxSwFlag　LDR R1,　[R0]　CMP R1,　1　B EQ IntCtxSw　LDMFD SP!,　{R4}　//相应寄存器出栈,恢复现场　MSR SPSR,　R4　LDMFD SP!　{R1-R12,PC}^至此,完成μC/OS2Ⅱ在ARM7处理器L PC2210上代码的移植,其大部分代码与μC/OS2Ⅱ在其他ARM7处理器上的移植是通用的。

当然在具体项目应用时还需要做一些其他工作,比如编写启动代码等。

通过联系μC/ OS的官方网站及各ARM处理器生产厂商都可以很容易的完成,这里就不再赘述。

4　结　语μC/OS2Ⅱ是一个简单、高效的嵌入式实时操作系统内核,而ARM体系结构在嵌入式领域也获得了广泛的应用和支持,通过将μC/OS2Ⅱ移植到ARM7处理器L PC2210上,既能够使我们更深入地了解实时操作系统的构造,又能够从编程角度剖析ARM内核,深切体会嵌入式编程的特点,为后续应用程序的开展奠定基础。

参　考　文　献[1]马忠梅.ARM嵌入式处理器结构与应用基础[M].北京:北京航空航天大学出版社,2002.[2]J ean J Labrosse.μC/OS2Ⅱ源码公开的实时嵌入式操作系统[M].劭贝贝,译.北京:中国电力出版社,2001. [3]周立功.ARM于嵌入式系统基础教程[M].北京:北京航空航天大学出版社,2004.[4]王田苗.嵌入式系统设计与实例开发基于ARM处理器和μCOS实时操作系统[M].北京:清华大学出版社,2002.(上接第73页) 使用该验证平台对设计的SoC的各个模块进行了验证。