微处理器第二章体系结构
合集下载
第二章 ARM9体系结构ppt课件
ARM7TDMI,ARM710T,ARM720T ARM740T Strong ARM，ARM8，ARM810 ARM9TDMI，ARM920T，ARM940T
ARM9E-S ARM10TDMI，ARM1020E ARM11，ARM1156T2-S，ARM1156T2F-S， ARM1176JZ-S，ARM11JZF-S
.
2.1.1 ARM公司简介
ARM公司是知识产权IP （ Intellectual Property ） 公司，本身不生产芯片，只转让设计许可，由合 作伙伴公司来生产各具特色的芯片。
目前，全世界有几十家著名的半导体公司都使用 ARM公司的授权，其中包括Intel、IBM、 MOTOROLA、SONY、NEC、LG 、 ATMEL 等， 从而保证了大量的开发工具和丰富的第三方资源， 它们共同保证了基于ARM处理器核的设计可以很 快投入市场。
灵活方便的协处理器接口
ARM体系结构具有协处理器接口，允许接16 个协处理器。既可以使基本的ARM处理器内核尽 可能小，方便地扩充ARM指令集，也可以通过未 定义指令来支持协处理器的软件仿真。
低电压功耗的设计
考虑到ARM处理器主要用于手持式嵌入式系 统中，在设计中. 就十分注意功耗的设计。
2.1.3 ARM指令系统版本
难以优化编译成高效目标 代码
能优化编译成高效目标代码
.
2.1.2 ARM体系结构的特点
多种处理器模式 ARM体系结构定义了7种处理器模式：用户、 快 中断、中断、管理、终止、未定义和系统模式， 大大提高了ARM处理器的效率。
两种处理器工作状态 ARM状态(32位指令)和Thumb状态(16位指
令) 。 虽然ARM处理器本身是32位设计，但考虑到
ARM9E-S ARM10TDMI，ARM1020E ARM11，ARM1156T2-S，ARM1156T2F-S， ARM1176JZ-S，ARM11JZF-S
.
2.1.1 ARM公司简介
ARM公司是知识产权IP （ Intellectual Property ） 公司，本身不生产芯片，只转让设计许可，由合 作伙伴公司来生产各具特色的芯片。
目前，全世界有几十家著名的半导体公司都使用 ARM公司的授权，其中包括Intel、IBM、 MOTOROLA、SONY、NEC、LG 、 ATMEL 等， 从而保证了大量的开发工具和丰富的第三方资源， 它们共同保证了基于ARM处理器核的设计可以很 快投入市场。
灵活方便的协处理器接口
ARM体系结构具有协处理器接口，允许接16 个协处理器。既可以使基本的ARM处理器内核尽 可能小，方便地扩充ARM指令集，也可以通过未 定义指令来支持协处理器的软件仿真。
低电压功耗的设计
考虑到ARM处理器主要用于手持式嵌入式系 统中，在设计中. 就十分注意功耗的设计。
2.1.3 ARM指令系统版本
难以优化编译成高效目标 代码
能优化编译成高效目标代码
.
2.1.2 ARM体系结构的特点
多种处理器模式 ARM体系结构定义了7种处理器模式：用户、 快 中断、中断、管理、终止、未定义和系统模式， 大大提高了ARM处理器的效率。
两种处理器工作状态 ARM状态(32位指令)和Thumb状态(16位指
令) 。 虽然ARM处理器本身是32位设计，但考虑到
第2章 ARM体系结构
• 控制位
–
程序状态寄存器PSR（Program Status Register）的最低8位I、F、T和 M[4：0]用作控制位。当异常出现时改变控制位。处理器在特权模式 下时也可由软件改变。
• 中断禁止位 I：置1，则禁止IRQ中断； F：置1，则禁止FIQ中断。 • T位 T=0 指示ARM执行； T=1 指示Thumb执行。 • 模式控制位 M4、M3、M2、Ml和M0（M[4:0]）是模式位，决定处理器 的工作模式，如表2.3.1所列。
6 （最低）
6 5
数据中止
IRQ （外部中断请求） FIQ （快速中断请求）
中止（数据）
IRQ FIQ
中止模式
IRQ FIQ
0x0000,0010
0x0000,0018 0x0000,001C
2
4 3
2.4.2 异常类型的含义
（1）复位
• • 处理器的复位电平有效时，产生复位异常 当ARM处理器或协处理器遇到不能处理的指令时，产生未定义指令异常
2.4 ARM微处理器的异常处理
• 异常：在一个正常的程序流程执行过程中，由内 部或外部源产生的一个事件使正常的程序产生暂 时的停止，称之为异常。
2.4.1 ARM体系结构的异常类型
• ARM体系结构支持7种类型的异常
• 异常出现后，强制从异常类型对应的固定存储器地址开始 执行程序。这些固定的地址称为异常向量（Exception Vectors）。
M[4:0]模式控制位
M[4： 0] 10000 10001 10010 10011 10111
处理器工作 模式 用户模式 FIQ模式 IRQ模式 管理模式 中止模式
可访问的寄存器 PC，CPSR，R14～R0 PC，R7～R0，CPSR, SPSR_fiq，R14_fiq～ R8_fiq PC，R12～R0，CPSR, SPSR_irq，R14_irq， R13_irq PC，R12～R0, CPSR, SPSR_svc，R14_svc， R13_svc PC，R12～R0, CPSR, SPSR_abt，R14_abt， R13_abt
单片机课件第二章 ARM体系结构
2.5
ARM微处理器指令系统
2.5.1 基本寻址方式
寻址方式是根据指令中给出的地址码字段来实现寻找真实操作数地 址的方式，ARM处理器有9 种基本寻址方式。
1.寄存器寻址
操作数的值在寄存器中，指令中的地址码字段给出的是寄存器编 号，指令执行时直接取出寄存器值操作。
例如指令： MOV R1,R2 SUB R0,R1,R2
11111
系统模式
PC，R14～R0，CPSR（ARM v4及以上版本）
并非所有的模式位组合都能定义一种有效的处理器模式。其他组合的 结果不可预知。
2.2 ARM微处理器的寄存器结构
2.2.4 Thumb状态的寄存器集
2.2 ARM微处理器的寄存器结构
2.2.4 Thumb状态的寄存器集
Thumb 状态的寄存器在ARM 状态的寄存器上的映射
在Thumb状态下，程序计数器PC（Program Counter）使用位[1]选 择另一个半字。ARM处理器在两种工作状态之间可以切换。
Thumb状态：当操作数PSR控制位T为1时，执行BX指令进入Thumb 状态。如果处理器在Thumb状态进入异常，则当异常处理（IRQ、 FIQ、Undef、Abort和SWI）返回时，自动转换到Thumb状态。（异 常都是在ARM 状态中执行） ARM状态：当操作数PSR控制位T为0时，执行BX指令进入ARM状态 ；处理器发生异常（IRQ、FIQ、Reset、Undef、Abort和SWI）。在 此情况下，把PC内容复制到异常模式的链接寄存器中，并且异常处 理将从异常向量地址开始。
sys（系统模式）：运行具有特权的操作系统任务。
und（未定义指令中止模式）：当未定义的指令执行时进入该 模式，可用于支持硬件协处理器的软件仿真。
第二章 8086微处理器
第二章8086/8088微处理器及其系统结构内容提要：1．8086微处理器结构：CPU内部结构：总线接口部件BIU，执行部件EU；CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。
2．8086微机系统存储器结构：存储器地址空间与数据存储格式；存储器组成；存储器分段。
3．8086微机系统I/O结构4．8086最小/最大模式系统总线的形成5．8086CPU时序6．最小模式系统中8086CPU的读/写总线周期7．微处理器的发展学习目标1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解存储器读/写时序；3．了解微处理器的发展。
难点：1．引脚功能，最小/最大模式系统形成；2．存储器读/写时序。
学时：8问题：为什么选择8088/8086？•简单、容易理解掌握•与目前流行的P3、P4向下兼容，形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。
2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程？2.什么是8088的最大、最小模式？3.在最小模式中，8088如何产生其三总线？4.在最大模式中，为什么要使用总线控制器？思考题1.试述最小模式下读/写总线周期的主要区别。
第2章 微处理器及其体系结构1
主要内容2.1
（
字长
（（
（（
内存的最大容量和装机容量 2.2 8086微处理器
（
运算器由下列部分组成：
（
作用：和总线打交道的接口部件，根据传统CPU采用串行工作方式：
8086CPU
（
通用寄存器特有的习惯用法
（2）指针及变址寄存器（SP，BP，SI，DI）
（3）4个段寄存器
指针寄存器用于存放逻辑段的段基地址
（5）状态标志寄存器F (PSW)溢出：运算数位过大，侵占了符号位
2.2.3 实际地址的产生物理地址（实际地址）：
BIU 中20位物理地址的产生由8086的段寄存器之
一提供，它们是CS、
DS、SS、ES。
由基址指针（BP）寄存器、基址（BX）寄存器、源变址（SI）寄存器、目标变址（DI）寄存器和指令指针（IP）提供
2.2.4 时钟周期和总线周期若存储器或外设速度慢，则向。
第2章微处理器结构及基本工作原理
3．标志寄存器 ． 8086CPU中设置了一个 位标志寄存器 ，用来存放运算结 中设置了一个16位标志寄存器 中设置了一个 位标志寄存器FR， 果的特征。各位含义如下： 果的特征。各位含义如下：
CF（ Flag）进位标志位： CF（Carry Flag）进位标志位： 当进行16位或8位数加法或减法运算时， 16位或 当进行 16 位或 8 位数加法或减法运算时 ， 若最高位产生进位或借位时 CF=1 否则CF= CF=0 逻辑运算的结果总使CF= CF=0 ，CF=1；否则CF=0；逻辑运算的结果总使CF=0。 PF（ Flag）奇偶校验标志位： PF（Parity Flag）奇偶校验标志位： 若运算结果低8位中含有偶数个“ 时 PF=1 否则PF= PF=0 若运算结果低8位中含有偶数个“1”时，PF=1；否则PF=0。 AF（ Flag）辅助进位标志位： AF（Auxiliary Carry Flag）辅助进位标志位： 当进行8 位数运算时， 位向高4 位产生进位或借位时AF= AF=1 当进行 8 位数运算时 ， 低 4 位向高 4 位产生进位或借位时 AF=1 ； 否则 AF=0 AF=0。 ZF（ Flag）零标志位： ZF（Zero Flag）零标志位： 若运算结果为0 ZF=1 否则ZF= ZF=0 若运算结果为0，则ZF=1；否则ZF=0。
2.1.2处理器的基本工作原理
1．存储程序的概念 ． 程序是人们为解决某个实际问题而事先设计好的具体的操作步 由指示计算机执行具体操作的有序命令（即指令）序列组成， 骤，由指示计算机执行具体操作的有序命令（即指令）序列组成， 并被存储在存储器中， 并被存储在存储器中，计算机的整个工作过程就是周而复始地从 存储器中取出指令、分析指令和执行指令。 存储器中取出指令、分析指令和执行指令。 2．指令的执行过程 ． 要解决某一问题，必须对其进行具体分析， 要解决某一问题，必须对其进行具体分析，提出解决问题的方 法和步骤，即算法； 法和步骤，即算法；然后用该计算机指令系统中的指令来描述该 算法，即设计程序。 算法，即设计程序。 （1）取第一条指令操作码的操作过程 ） （2）执行第一条指令（即取第一条指令第二字节）的操作过程 ）执行第一条指令（即取第一条指令第二字节）
微处理器及其体系结构
21
总线接口部件(Bus Interface Unit—BIU)
BIU指令队列中，若出现一个空字节（8086是两个空字节）， 而且EU（执行部件）没有命令BIU对存储器或I/O端口进行访 问，则BIU自动执行总线操作，读出指令并填入指令队列 中，直至满为止（8088是4个字节，8086是6个字节）。
当EU执行完一条指令，就再到BIU的指令队列前部 取出BIU预先读入的指令代码。
若指令队列是空的，则EU处于等待状态；一旦指令 队列中有一条指令，EU立即取出执行。
2020/4/28
第二章 8086/8088微处理器及其体系结构
20
总线接口部件(Bus Interface Unit—BIU)
作用：根据EU的请求，完成CPU与存储器、CPU与 I/O之间的信息传送。
16
1、8086/8088CPU的内部结构（2）
8086/8088CPU内部结构基本相同,有20条外部地址 总线，可以寻址1M内存空间；
8086CPU的内部和外部数据总线均是16位，是典型 的16位微处理器；
8088CPU内部数据总线是16位，外部数据总线是8 位，所以被称为准16位微处理器。
2020/4/28
6
CPU工பைடு நூலகம்方式
1、最小工作方式
系统中只有一个微处理器8088（或8086），所有的 总线控制信号都直接由8088（或8086）产生，这种方式 适合较小规模的应用。
2、最大工作方式
系统中可以只有一个处理器，也可以有两个或以上 的微处理器，其中一个作为主处理器，其他作为后援处 理器，用来协助主处理器处理某些方面的工作，这种方 式是在需要8088构成中等或较大系统。
第二章 8086/8088微处理器及其体系结构
cortex-m3体系结构
5、XPSR----程序状态寄存器
应用状态寄存器(APSR) 中断状态寄存器(IPSR) 执行状态寄存器(EPSR)
程序状态寄存器----应用状态寄存器(APSR)
APSR的位分配
31 30 29 28 27 26
0
NZCVQ
保留
饱和（sticky saturation）标志
溢出标志： 1：溢出 0：没有溢出
7、控制寄存器CONTROL
CONTROL[1:0] 由两个状态位组成：
CONTROL[1] CONTROL[0]
0
主堆栈
特权级
1
进程堆栈
用户级
寄存器总结
寄存器名称 APSR IAPSR EAPSR XPSR
功能 应用状态寄存器 APSR和IPSR的组合 APSR和EPSR的组合 APSR、EPSR和IPSR的组合
STEP4
EPSR使用的是[26:24]和[15:10]位
6、异常中断寄存器
6-1中断屏蔽寄存器（ PRIMASK ）
PRIMASK 1
0
只有最低位有效
屏蔽所有中断
响应中断
相当于中断总开关， 为1，所有中断被屏蔽； 为0，中断能正常响应。
6-2 中断屏蔽寄存器BASEPRI
BASEPRI 2
优先级0 优先级1
IPSR EPSR IEPSR MSP PSP PRIMASK BASEPRI BASEPRI_MAX FAULTMASK CONTROL
中断状态寄存器 执行状态寄存器 IPSR和EPSR的组合 主堆栈指针 进程堆栈指针 中断屏蔽寄存器 可屏蔽等于和低于某个优先级的中断 BASEPRI允许设置的最大值 错误屏蔽寄存器 控制寄存器
微处理器的体系结构
兼容性
针对系列计算机 要求所有机种间能够保持向上兼容和向后兼容 向上兼容：为某个档次机种编制的软件能够不加修 改地运行在比它高档的机种上 向后兼容：为某个时期生产的机种编制的软件能够 不加修改地运行在它之后生产的机种上 Pentium微处理器的运行模式：实模式、保护模式
兼容性 针对（软件）体系结构，非硬件实现
1000：1234 0100：ABCD
计算机体系结构是程序员所看到的系统的一些属性： 概念性的结构和功能上的表现，这些属性既不同于数 据流和控制的组织，也不同于逻辑设计和物理实现。
Amdahl,1964
计算机体系结构是连接硬件和软件的一门学科，它研 究的内容不但涉及计算机硬件，也涉及计算机软件。
计算机体系结构与计算机组成
区别在于关心的问题不同： •计算机体系结构关心的是怎样合理地进行软硬 件功能分配，为软件人员提供适用的计算机 •计算机组成关心的是怎样合理地实现分配给硬 件的功能和指标，提高性能价格比
第二章 Pentium微处理器的体系结构
2.1 计算机体系结构的含义 2.2 Pentium微处理器的内部结构 2.3 实模式软件体系结构 2.4 保护模式软件体系结构 2.5 浮点部件软件体系结构
2.1 计算机体系结构的含义
计算机体系结构 = computer architecture (计算机系统结构)
简单指令：完全由硬件执行而无需任何微码控制， 在一个时钟周期内执行的指令
•mov reg, reg/mem/imm •mov mem,reg/imm •alu reg, reg/mem/imm •alu mem, reg/imm •inc reg/mem •dec reg/mem •push reg/mem •pop reg •lea reg, mem •jmp/call/jcc near •nop
第2章 ARM微处理器概述
工业控制领域：
作为32位 的RISC 架构，基于ARM 核的微控制器芯片不
但占据了高端微控制器市场的大部分市场份额，同时也 逐渐向低端微控制器应用领域扩展，ARM 微控制器的低 功耗、高性价比，向传统的8 位/16 位微控制器提出了挑 战。
无线通讯领域：
目前已有超过85%的无线通讯设备采用了ARM 技术，
ARM体系结构的变种
（4）J变种（Java加速器Jazelle）
ARM的Jazelle技术将Java的优势和先进的32位RISC芯
片完美地结合在一起。Jazelle技术提供了Java加速功能， 可以得到比普通Java虚拟机高得多的性能。与普通的 Java虚拟机相比，Jazelle使Java代码运行速度提高了8 倍，而功耗降低了80％。 Jazelle技术使得程序员可以在一个独立的处理器上同时 运行Java应用程序、已经建立好的操作系统、中间件以 及其他的应用程序。与使用协处理器和双处理器相比， 使用单独的处理器可以在提供高性能的同时保证低功耗 和低成本。 J变种首先在ARM体系版本4TEJ中使用，用字母J表示。
使用电池供电的高性能的便携式设备。这些 设备一方面需要处理器提供高性能，另一方 面又需要功耗很低。SIMD功能扩展为包括音 频/视频处理在内的应用相同提供了优化功能。 它可以使音频/视频处理性能提高4倍。 Version 6首先在2002年春季发布的ARM11 处理器中使用。
2.2.3 ARM体系结构的变种及版本 命名格式
Version 4（v4）
该版本增加了下列指令：
半字加载和存储指令； 加载带符号的字节和半字数据的指令； 增加mb状态； 增加了处理器的特权模式。 该版本不再强制要求与以前的26位地址空间 兼容。
第二章 微处理器及其体系结构
最小方式下的基本配置
M/IO为存储器/输入输出控制信号,输出,三 态。用于指示当前CPU是访问存储器(高电 平) 还是I/O端口(低电平)。 DT/R为数据发送/接收信号,输出,三态。 用于指示CPU是进行发送操作(低电平)还是 接收操作(高电平)。 DEN为数据允许信号,输出,三态。用作系统 中总线收发器的允许控制信号。
3. 其它信号 ① 时钟信号CLK, 输入, 该信号为8086提供 基本的定时脉冲。 ② 电源Vcc,输入。要求接+5 V±10% 。 ③ 地线GND。
2.2.5 总线周期简介
▲ 时钟周期—时钟信号振荡周期。时钟周期是CPU的
基本时间计量单位，它由计算机主频决定，例如 8086主频为f=5MHz，一个时钟周期 T=1/f=1/5M=0.2us。 ▲总线周期—CPU通过总线读/写一次数据所需时间。 8086/8088中，一个最基本的总线周期由4个时钟周 期组成。 ▲指令周期——CPU执行一条指令所需时间。不同指令 的指令周期的长短是不同的，因为指令的字节数是 不同的，取这些指令所需要的时间就有很大的不同， 执行这些指令的时间也就不同了。
DEBUG中标志的表示
缩写字母的全称 OF 溢出(是/否) OV Overflow ，NV Not Overflow DF 方向(减量/增量) DN DowN UP UP IF 中断(允许/关闭) EI Enable Interrupt, DI Disable Interrupt SF 符号(负/正) NG NeGative ,PL PLus ZF零(是/否) ZR ZeRo ,NZ Not Zero AF辅助进位(是/否) AC Auxiliary Carry, NA Not Auxiliary PF奇偶(是/否) PE Parity Even ,PO Parity Odd CF 进位(是/否) CY CarrY , NC Not Carry
ARM微处理器硬件结构
4
ARM版本Ⅰ 版本Ⅰ 版本
1．V1版架构
该版架构只在原型机ARM1出现过，没有用于商业产品。 其基本性能有: 基本的数据处理指令（无乘法）； 基于字节、半字和字的Load/Store指令; 转移指令，包括子程序调用及链接指令； 供操作系统使用的软件中断指令SWI； 寻址空间：64MB（226）。
17
流水线技术Ⅱ 流水线技术Ⅱ
多周期ARM指令的3级流水线操作
18
流水线技术Ⅲ 流水线技术Ⅲ
2．ARM的流水线设计问题
（1）缩短程序执行时间: 提高时钟频率fclk 减少每条指令的平均时钟周期数CPI （2）解决流水线相关: 结构相关 数据相关 控制相关
19
流水线技术Ⅳ 流水线技术Ⅳ
3．ARM的5级流水线 ARM9和StrongARM架构都采用了5级流 水线.
(b)三级存储器层次结构
27
总线结构Ⅰ 总线结构Ⅰ
1.总线协议 :四周期握手协议
28
总线结构Ⅱ 总线结构Ⅱ
2.总线读写
29
总线结构Ⅲ 总线结构Ⅲ
3．总线的时序图
30
总线结构Ⅳ 总线结构Ⅳ
4．直接内存访问（DMA）
31
总线结构Ⅴ 总线结构Ⅴ
5．系统总线配置
多总线系统
32
ARM存储数据类型 存储数据类型
虚拟存储空间到物理存储空间的映射。在ARM中采用了 页式虚拟存储管理。 存储器访问权限的控制。 设置虚拟存储空间的缓冲的特性。
42
存储管理单元MMU Ⅱ(1) 存储管理单元
2.存储访问过程
使能MMU时存储访问过程
：
43
存储管理单元MMU Ⅱ(2) 存储管理单元
禁止MMU时存储访问过程：
ARM版本Ⅰ 版本Ⅰ 版本
1．V1版架构
该版架构只在原型机ARM1出现过，没有用于商业产品。 其基本性能有: 基本的数据处理指令（无乘法）； 基于字节、半字和字的Load/Store指令; 转移指令，包括子程序调用及链接指令； 供操作系统使用的软件中断指令SWI； 寻址空间：64MB（226）。
17
流水线技术Ⅱ 流水线技术Ⅱ
多周期ARM指令的3级流水线操作
18
流水线技术Ⅲ 流水线技术Ⅲ
2．ARM的流水线设计问题
（1）缩短程序执行时间: 提高时钟频率fclk 减少每条指令的平均时钟周期数CPI （2）解决流水线相关: 结构相关 数据相关 控制相关
19
流水线技术Ⅳ 流水线技术Ⅳ
3．ARM的5级流水线 ARM9和StrongARM架构都采用了5级流 水线.
(b)三级存储器层次结构
27
总线结构Ⅰ 总线结构Ⅰ
1.总线协议 :四周期握手协议
28
总线结构Ⅱ 总线结构Ⅱ
2.总线读写
29
总线结构Ⅲ 总线结构Ⅲ
3．总线的时序图
30
总线结构Ⅳ 总线结构Ⅳ
4．直接内存访问（DMA）
31
总线结构Ⅴ 总线结构Ⅴ
5．系统总线配置
多总线系统
32
ARM存储数据类型 存储数据类型
虚拟存储空间到物理存储空间的映射。在ARM中采用了 页式虚拟存储管理。 存储器访问权限的控制。 设置虚拟存储空间的缓冲的特性。
42
存储管理单元MMU Ⅱ(1) 存储管理单元
2.存储访问过程
使能MMU时存储访问过程
：
43
存储管理单元MMU Ⅱ(2) 存储管理单元
禁止MMU时存储访问过程：
微处理器的功能
¡
存储在一个存储单元中的数据称为字节数据
l l
字节数据的存储：按顺序存放 其存储单元的地址，叫做该字节数据的存储地址
¡
需要存储在相邻两个存储单元中的数据称为一个“字”， 叫做字数据
l
字数据的存储：低字节存于低地址单元，高字节存于 高地址单元 存放该字数据低字节的存储单元的地址，叫做该字数 据的存储地址
计算机学院体系结构中心
标志寄存器置位问题
¡ ¡
状态标志位由ALU运算的结果置位 控制标志位需要在程序中用专门的指令置位
计算机学院体系结构中心
运算对标志位的影响的例
计算机学院体系结构中心
运算对标志位的影响的例
计算机学院体系结构中心
2.3 8086/8088的存储器的组织
计算机学院体系结构中心
存储器的组织
第2章 微处理器的功能结构
计算机学院体系结构中心
2.1 8086/8088CPU的内部结构
计算机学院体系结构中心
8086/8088CPU的内部结构
8086/8088 CPU的内部结构基本相同 均由两个独立的工作部件组成 一个称为执行部件（EU） 一个称为总线接口部件 （BIU）
计算机学院体系结构中心
字数据325EH的存 储地址为：03A03H
规则字与非规则字
¡
存放一个字数据的低字节地址如果是偶数地址，则 称为“规则字” 存放一个字数据的低字节地址如果是奇数地址，则 称为“非规则字” 存取“规则字”与“非规则字”，其操作过程不同(即所 使用的总线周期数不同)
¡
¡
计算机学院体系结构中心
8086存储器的分体结构
计算机学院体系结构中心
8086存储器的分体结构
BHE
存储在一个存储单元中的数据称为字节数据
l l
字节数据的存储：按顺序存放 其存储单元的地址，叫做该字节数据的存储地址
¡
需要存储在相邻两个存储单元中的数据称为一个“字”， 叫做字数据
l
字数据的存储：低字节存于低地址单元，高字节存于 高地址单元 存放该字数据低字节的存储单元的地址，叫做该字数 据的存储地址
计算机学院体系结构中心
标志寄存器置位问题
¡ ¡
状态标志位由ALU运算的结果置位 控制标志位需要在程序中用专门的指令置位
计算机学院体系结构中心
运算对标志位的影响的例
计算机学院体系结构中心
运算对标志位的影响的例
计算机学院体系结构中心
2.3 8086/8088的存储器的组织
计算机学院体系结构中心
存储器的组织
第2章 微处理器的功能结构
计算机学院体系结构中心
2.1 8086/8088CPU的内部结构
计算机学院体系结构中心
8086/8088CPU的内部结构
8086/8088 CPU的内部结构基本相同 均由两个独立的工作部件组成 一个称为执行部件（EU） 一个称为总线接口部件 （BIU）
计算机学院体系结构中心
字数据325EH的存 储地址为：03A03H
规则字与非规则字
¡
存放一个字数据的低字节地址如果是偶数地址，则 称为“规则字” 存放一个字数据的低字节地址如果是奇数地址，则 称为“非规则字” 存取“规则字”与“非规则字”，其操作过程不同(即所 使用的总线周期数不同)
¡
¡
计算机学院体系结构中心
8086存储器的分体结构
计算机学院体系结构中心
8086存储器的分体结构
BHE
第2章 微处理器结构及基本原理
第2章 微处理器结构及基本原理 章
• 本章学习目标 • 掌握微处理器的结构 • 掌握微处理器的工作原理
2.1 Intel 8086 微处理器内部结构
• • • • • • 8086微处理器的主要特点： 微处理器的主要特点： 微处理器的主要特点 16位微处理器； 位微处理器； 位微处理器 数据总线16位； 数据总线 位 地址总线20位 可寻址1MB存储空间； 存储空间； 地址总线 位，可寻址 存储空间 时钟频率为5～ 时钟频率为 ～10MHz。 。 8086 CPU的内部结构由执行单元 （execution unit） 的内部结构由执行单元EU（ 的内部结构由执行单元 ） 和总线接口部件BIU（bus interface unit）两部分组成。 和总线接口部件 （ ）两部分组成。
2.2 Intel 8086微处理器引脚信号及功能 微处理器引脚信号及功能 • 8086 CPU是40引脚双列直插式芯片，微处理器通过这些 引脚双列直插式芯片， 是 引脚双列直插式芯片 引脚可以和存储器、 接口 外部控制管理部件， 接口、 引脚可以和存储器、I/O接口、外部控制管理部件，以及 其他微处理器相互交换信息。 其他微处理器相互交换信息。 • 最小模式，就是在系统中只有一个 最小模式，就是在系统中只有一个8086微处理器，所有 微处理器， 微处理器 的总线控制信号都直接由8086 CPU产生，因此，系统中 产生， 的总线控制信号都直接由 产生 因此， 的总线控制电路被减到最少。 的总线控制电路被减到最少。 • 最大模式系统中，总是包含两个或多个微处理器，其中 最大模式系统中，总是包含两个或多个微处理器， 一个主处理器就是8086，其他的处理器称为协处理器， 一个主处理器就是 ，其他的处理器称为协处理器， 它们是协助主处理器工作的。 它们是协助主处理器工作的。
• 本章学习目标 • 掌握微处理器的结构 • 掌握微处理器的工作原理
2.1 Intel 8086 微处理器内部结构
• • • • • • 8086微处理器的主要特点： 微处理器的主要特点： 微处理器的主要特点 16位微处理器； 位微处理器； 位微处理器 数据总线16位； 数据总线 位 地址总线20位 可寻址1MB存储空间； 存储空间； 地址总线 位，可寻址 存储空间 时钟频率为5～ 时钟频率为 ～10MHz。 。 8086 CPU的内部结构由执行单元 （execution unit） 的内部结构由执行单元EU（ 的内部结构由执行单元 ） 和总线接口部件BIU（bus interface unit）两部分组成。 和总线接口部件 （ ）两部分组成。
2.2 Intel 8086微处理器引脚信号及功能 微处理器引脚信号及功能 • 8086 CPU是40引脚双列直插式芯片，微处理器通过这些 引脚双列直插式芯片， 是 引脚双列直插式芯片 引脚可以和存储器、 接口 外部控制管理部件， 接口、 引脚可以和存储器、I/O接口、外部控制管理部件，以及 其他微处理器相互交换信息。 其他微处理器相互交换信息。 • 最小模式，就是在系统中只有一个 最小模式，就是在系统中只有一个8086微处理器，所有 微处理器， 微处理器 的总线控制信号都直接由8086 CPU产生，因此，系统中 产生， 的总线控制信号都直接由 产生 因此， 的总线控制电路被减到最少。 的总线控制电路被减到最少。 • 最大模式系统中，总是包含两个或多个微处理器，其中 最大模式系统中，总是包含两个或多个微处理器， 一个主处理器就是8086，其他的处理器称为协处理器， 一个主处理器就是 ，其他的处理器称为协处理器， 它们是协助主处理器工作的。 它们是协助主处理器工作的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
对冯· 诺依曼体系结构的改进
冯· 诺依曼型计算机的本 质特点也造成了其瓶颈： 指令执行的串行性 存储器读取的串行性
一、改进
1. CPU指令集 2. 存储器子系统 3. 输入/输出子系统
指令功能、指令格式、寻址方式 分层结构 高速总线+多种接口方式
3-6章重点
二.改变
1. 改变串行执行模式，发展并行技术； 2. 改变控制方式，发展数据、需求、模式等其它驱动方式；
25 / 32 1/9/2014
模型机内存储器
存储器组织由许多字节单元组成，每个单元都有一个唯一的编 号（存储单元地址），保存的信息称为存储单元内容。 访问(读或写)存储单元 ：存储单元地址经地址译码后产生相 应的选通信号，同时在控制信号的作用下读出存储单元内容到 数据缓冲器，或将数据缓冲器中的内容写入选定的单元。 26
Instruction Set Architecture) 是体系结构的主要内容之一， 对CPU的基本组织会产生非常大的影响。ISA功能设计实际就 是确定软硬件的功能分配。 指令通常包含操作码和操作数两部分。操作码指明要完成操作 的性质，如加、减、乘、除、数据传送、移位等；操作数指明 参加上述规定操作的数据或数据所存放的地址。 28
24 / 32 1/9/2014
模型机总线结构
AB MPU CB DB
RAM
ROM
I/O接口
外设
按传输信息的不同，可将总线分为数据总线DB、地址 总线AB和控制总线CB三类：
地址总线通常是单向的，由主设备(如CPU)发出，用于选择 读写对象(如某个特定的存储单元或外部设备)； 数据总线用于数据交换，通常是双向的； 控制总线包括真正的控制信号线(如读/写信号)和一些状态信 号线(如是否已将数据送上总线)，用于实现对设备的监视和 控制。
四、相同逻辑时使用的指令总
数少
*
35 / 32
1/9/2014
35/68
研究结果指导的设计思路：RISC
美国加州大学Berkeley分校的研究结果表明：
许多复杂指令很少被使用，“2-8原则” RISC（Reduced Instruction Set Computer，精简指令集计算机）
通过减少指令种类和简化指令功能来降低硬件设计复
模型机CPU子系统
地址总线AB
地址缓冲器 内部总线
数据总线DB
数据缓冲器
指令寄存器IR 时钟脉冲源
操作码 , 地址码
累加器ACC
脉冲分配器 指令译码器ID 微操作控制电路
通用寄存器组 堆栈指针SP 程序计数器PC
累加锁存器
暂存 器
算术逻辑单元ALU
标志寄存器FR
控制总线CB
控制器
寄存器组
27 / 32
第二章 习题
作业：2~6、14、15 思考：1、7~13
2014-1-9
3 / 32
3/32 1/9/2014
体系结构、组成与实现
体系结构Architecture
程序员关心的计算机概念结构与功能特性 如：确定指令集中是否有乘法指令；
计算机组成Organization
系列机
从硬件角度关注物理机器的组织 如：乘法指令由专用乘法器还是用加法器实现
模型机体系结构
基于总线的冯· 诺依曼架构模型机
存储器子系统：用来存放当前的运行程序和数据 总线子系统：作为公共通道连接各子部件，用于 实现各部件之间的数据、信息等的传输和交换 输入输出子系统：用于完成计算机与外部的信息交换 CPU子系统：集成了运算器、控制器和寄存器的 超大规模集成电路芯片(VLSI)
模型机常用汇编指令
指令类型 算术类
加法
操作码示例
ADD
操作数示例
Rs1, Rs2, Rd① Rs, Imm②, Rd Rs1, Rs2, Rd Rs, Imm, Rd Rs1, Rs2, Rd Rs, Imm, Rd Rs1, Rs2, Rd Rs, Imm, Rd Rs, Rd [MEM], Rd Rs, [MEM] Rs, Rd Imm, Rd (Rs1)+(Rs2)Rd (Rs)+ImmRd (Rs1)-(Rs2)Rd (Rs)-ImmRd (Rs1) (Rs2)Rd (Rs)Imm Rd (Rs1) (Rs2)Rd (Rs)Imm Rd ！(Rs)Rd [MEM] (Rd) (Rs)[MEM] (Rs)(Rd)
通过减少指令种类和简化指令功能来降低硬件设计 复杂度，从而提高指令的执行速度。
*
现代计算机：RISC+CISC
38 / 32
1/9/2014
38/86
CISC与RISC的数据流
开始
IR
ID
ALU
MEM
微操作通道
REG
退出
CISC：寻址方式复杂
开始
IR
ID
REG
ALU
单通数据通道
MEM 退出
RISC：Load/Store结构
数字逻辑层（硬件）
寄存器级（硬件）
（a）软硬件层次
（b）语言层次
1.（a）图自下而上反映了系统逐级生成的过程，自上而下反映了系统求 解问题的过程； 2.软硬件的逻辑等价性可以表现为：硬件软化（如RISC思想）、软件硬 化（如CISC思想）、固件化（如微程序） ； 3.（b）图中的虚拟机：与某种特殊编程语言对应的假想硬件机器
说
明
减法
位与
SUB
AND OR NOT LDR STR MOV
逻辑类
运算类指令只能对寄存器中 的数据或立即数进行直接操 作
位或 位非
存储器或I/O 读
将指定地址的存储单元或I/O 端口的值读入寄存器Rd
将寄存器Rs的值写入指定地址 的存储单元或I/O端口
传送类 存储器或I/O
写 寄存器访问
无条件跳转
杂度，从而提高指令的执行速度。
/ 32
1/9/2014
RISC的特点及设计思想
RISC机的设计应当遵循以下五个原则：
① 指令条数少，格式简单，易于译码；
② 提供足够的寄存器，只允许load
和store指令访问内存；
③ 指令由硬件直接执行， 在单个周期内完成； ④ 充分利用流水线； ⑤ 依赖优化编译器的作用；；
计算机的实现
半导体技术
制造技术
封装技术
装配技术
电源技术
冷却技术
……
9 / 32
1/9/2014
沙子到CPU过程-提取纯净硅
切割硅锭
11
光绘
50nm工艺：晶 体管栅极的宽度
12
蚀刻
13
离子注入
14
敷铜
15
金属连接分层
16
切割、测试
17
封装
18
设计原理图
条件跳转
JMP
JX/JNX CALL RET HLT -
Lable
Lable Sub-Lable
Lable(PC)
If X为真/假，则 Lable (PC) Sub-Lable(PC) 调用子程序 返回主程序
跳转类
过程调用 过程返回
其他
停机
29
模型机工作原理
计算机的工作本质上就是执行程序的过 程。
CPU外 CPU内
地址缓冲器 ① ⑥ 指令寄存器IR
操作码, 地址码
⑥
寄存器组 累加器ACC ⑦
⑥ 暂存器
＋1 ②
程序计数 器PC
指令译码器ID 操作控制器OC
ALU
⑧ 标志寄存器FR
31 / 32 1/9/2014
计算机系统的层次结构
系统分析层（数学模型、算法）
应用软件 用户程序层（语言编程）
应用语言虚拟机
高级语言虚拟机
汇编语言虚拟机 语言处理层（解释、编译） 系统软件：操作系统、编译器、数据库管理系 操作系统虚拟机 操作系统层 统、Web浏览器、设备驱动、中断服务程序 机器语言级 指令系统层（机器语言指令） 硬核 级
微体系结构层 硬件系统：异常处理机构、指令系统、 微程序级 （微程序或硬连逻辑） CPU、存储器、I/O及通信子系统
19
PCB布板
20
制板、焊接
21 / 32
1/9/2014
计算机的体系结构
1946年，美国宾夕法尼亚大学莫尔学院的物理学博士 Mauchley和电气工程师Eckert领导的小组研制成功世界上第一
台数字式电子计算机ENIAC 。
著名的美籍匈牙利数学家Von Neumann参加了为改进ENIAC 而举行的一系列专家会议，研究了新型计算机的体系结构。 1949年，英国剑桥大学的威尔克斯等人在EDSAC 机上实现 了冯· 诺依曼模式。 直至今天冯· 诺依曼体系结构依然是绝大 多数数字计算机的基础。
2014-1-9
30 / 32
30/81 1/9/2014
程序的执行过程
AB 地 址 译 码 ③ 地址 1000H 1001H 1002H 1003H
取指令、分析指令、执行指令
内容 B0H 5CH 04H 2EH
内存储器 ④ DB
MOV 5CH, R1 ADD R1, 2EH, R2
读控制
⑤ 数据缓冲器 内部总线
2.3 微处理器体系结构的改革
1. 改进：指令集(RISC/CISC)、分层存储器 、高速总线/接口 2. 改变：流水线、超标量、超长指令字、多机/核、多线程 并行技术
2.4 计算机体系结构分类 Flynn 2.5 计算机性能评测Performance
字长、存储容量、运算速度
2 / 32 1/9/2014
33
原始的设计思路：CISC
CISC（Complex Instruction Set Computer，复杂指令集计算机）