5.1.1异步时序逻辑电路
异步时序逻辑电路的分析与设计
异步时序逻辑电路的分析与设计异步时序逻辑电路是一种基于信号的到达时间和时序性的电路设计方法。
与同步时序逻辑电路不同，异步时序逻辑电路中的数据传输和处理不依赖于时钟信号，而是根据输入信号的到达顺序和时序关系来进行操作。
本文将详细介绍异步时序逻辑电路的分析与设计。
异步时序逻辑电路的分析主要包括信号流图的建立和状态表的推导。
首先，通过对输入信号的时序关系进行分析和理解，可以根据具体应用需求建立信号流图。
信号流图是一种图形化表示方式，其中包含了电路中信号的流动方式以及各个元件的逻辑功能。
在建立信号流图时，需要注意信号的输入和输出时间以及逻辑功能的实现方式，这是实现异步时序逻辑电路的关键。
在信号流图的基础上，可以根据信号的到达先后顺序推导状态表。
状态表是对电路中每个元件当前状态和下一状态的描述。
通过观察信号流图，可以确定每个元件在不同状态下的输出值，并利用这些信息进行状态表的推导。
在状态表中，可以列出元件的当前状态和下一状态的取值，并根据逻辑功能的要求来确定元件的控制信号。
异步时序逻辑电路的设计主要涉及到逻辑电路元件的选择和电路的优化。
在异步时序逻辑电路中，常用的逻辑电路元件包括触发器、门电路和编码器等。
根据实际需求，可以选择不同类型的逻辑电路元件来实现电路的逻辑功能。
在设计时，需要注意减少电路的延迟和功耗，提高电路的性能和可靠性。
可以通过选择低延迟的元件、合理布局电路和优化信号传输路径等方式来减小电路的延迟。
另外，可以采用时序检测和冗余检测等方法来增加电路的可靠性。
除了分析和设计，测试和验证是异步时序逻辑电路设计中的重要环节。
可以利用仿真软件对电路进行测试和验证，以确保电路的正确性和性能。
通过仿真可以观察电路的输入输出关系，检测是否存在冲突或错误，并进行合理的调整和优化。
总结起来，异步时序逻辑电路的分析与设计涉及到信号流图的建立、状态表的推导、元件的选择和电路的优化等方面。
通过合理的分析和设计，可以实现复杂的时序逻辑功能，并提高电路的性能和可靠性。
第五章 异步时序逻辑电路时序逻辑电路分为同步时序电路和
脉冲异步时序电路也有Moore型和Mealy型之分。当输出Z 由现态和输入决定时，称这样的电路为Mealy型脉冲异步时 序电路，其激励函数和输出函数可表示为：
Zi f i ( x1 ,, xn , y1 ,, yr ) i 1,, m Y j g j ( x1 ,, xn , y1,, yr ) j 1,, r
Moore型电平异步时序电路的输出Z仅由二次状态y决定， 可以表示为：
Zi f i ( y1 ,, yr ) i 1,, m Y j g j ( x1 ,, xn , y1,, yr ) j 1,, r
由于输入电平信号直接推动电平异步时序电路翻 转，为使电路的翻转可以预测，使电路稳定可靠地工作， 需要对其输入信号作出一定的限制： 1. 不允许两个或多个输入端的电平同时改变，一个时刻 仅允许一个输入端由电平变化； 2. 输入信号应在前一个输入信号所引起的电路翻转结束 之后到来，也即仅当电路处于稳定状态时允许输入端出 现电平变化，当电路处于不稳定状态时输入端应保持不 变。
第五章 异步时序逻辑电路
时序逻辑电路分为同步时序电路和异步时序电路 两大类，它们之间的主要差别在于：同步时序电路有统 一的时钟信号，而异步时序电路没有统一的时钟信号。 电路工作时，同步时序电路在统一的时钟信号控制下， 步调一致地发生翻转、执行动作，具有良好的稳定性、 可靠性；而异步时序电路没有统一的时钟信号，电路的 翻转由输入信号直接推动，反应快、灵活性好。 按照输入信号的类型，异步时序电路可分为：脉 冲异步时序逻辑电路，其输入信号为脉冲信号；电平异 步时序逻辑电路，其输入信号为电平信号。这两种异步 时序电路的工作方式及描述、分析、设计方法有较大的 差别。
5.2.2 脉冲异步时序电路的设计 设计步骤： 1. 2. 3. 4. 5. 建立原始状态图、原始状态表； 状态简化； 状态编码； 确定激励函数和输出函数； 画出电路图。
异步时序逻辑电路的设计步骤
异步时序逻辑电路的设计步骤
异步时序逻辑电路的设计步骤如下：
1. 定义问题：明确电路的功能和需求。
确定输入和输出信号的定义，以及电路应对不同输入信号的输出期望。
2. 状态图设计：根据问题的定义，设计状态转换图。
状态转换图描述了电路的不同状态以及在不同输入信号下的状态转换。
3. 状态表设计：将状态转换图转化为状态表。
状态表列出了电路的不同状态、输入信号和对应的下一个状态。
4. 确定逻辑功能：根据状态表，确定电路在不同状态和输入信号下的逻辑功能。
可以使用布尔代数和逻辑门来实现逻辑功能。
5. 电路设计：将逻辑功能转化为电路结构。
可以使用逻辑门、触发器和其他组合逻辑电路元件来实现电路的逻辑功能。
6. 时序分析：分析电路的时序特性，包括时钟信号的频率和占空比，以及不同信号之间的时间关系。
7. 时序优化：优化电路的时序响应，提高电路的性能和稳定性。
8. 时序验证：通过仿真和验证技术，验证电路的时序行为是否符合设计要求。
9. 物理布局：根据电路的结构和尺寸，进行电路的物理布局设
计。
10. 电路实现：将物理布局转化为实际的电路实现。
可以使用FPGA、ASIC等技术来实现电路。
11. 确认功能：通过测试和验证，确认电路的功能是否满足设
计要求。
12. 优化和调整：根据测试结果，对电路进行优化和调整，提
高电路的性能和稳定性。
13. 文档记录：对电路的设计过程和结果进行文档记录，包括
设计文档、测试报告等。
以上是异步时序逻辑电路的设计步骤，根据具体的问题和要求，可能会有所不同。
同步时序和异步时序电路
5 . 1 异步时序逻辑电路模型（一）异步时序逻辑电路的分类异步时序电路可以从不同的角度进行分类。
1•冲异步时序电路和电平异步时序电路输入信号有脉冲信号和电平信号两种。
所谓电平信号是以电平的高低来表示信号；而脉冲信号是以脉冲的有无来表示信号。
根据输入信号的不同，异步时序电路又分脉脉冲时序电路和电平异步时序电路两种。
如果加到异步时序电路的输入为脉冲，则称为脉冲异步时序电路；反之，如果输入信号为电平.则称为电平异步时序电路。
2.米勒电路和莫尔电路根据输出与输入的不同关系，异步时序电路有米勒电路和莫尔电路两种类型。
假如电路的输出状态不仅与输入状态有关，还与二次状态有关，这样的异步时序电路称米勒电路；如果电路的输出状态仅与二次状态有关，而与输入状态无关，这样的异步时序电路称为莫尔电路。
（二）异步时序逻辑电路的一般结构异步时序电路由组合电路和存储电路两部分组成。
脉冲异步时序电路的存储电路常采用触发器，它可以是时钟控制触发器，也可以是基本R-S触发器。
在使用时钟控制触发器时，触发器不被统一的时钟脉冲同步，每个触发器的时钟端作为一个独立的输入端。
电平异步时序电路的存储电路采用延迟元件，它可以是外加的延迟元件，也可以利用反馈回路的附加延迟。
脉冲异步时序电路与同步时序电路的主要差别是电路的状态改变方式不同，前者在输入信号的控制下改变状态，而后者却在同一时钟脉冲控制下改变状态。
这一差别导致了脉冲异步时序电路和同步时序电路在分析和设计方法上都有若干差别。
一、5 . 2 脉冲异步时序逻辑电路脉冲异步时序电路状态的改变直接依赖于输入脉冲，即每来一个输入脉冲，电路状态发生一次变化。
由于触发器没有公共的时钟脉冲来同步，电路状态的转换将不可预测。
为了使脉冲异步时序电路可靠工作，对脉冲异步时序电路的输入信号应作如下规定：（1）不允许在两个（或两个以上）输入端同时加输入脉冲；（2）第二个输入脉冲的到来，必须在第一个输入脉冲所引起的整个电路的响应完全结束之后。
数字电子技术时序逻辑电路
PPT文档演模板
数字电子技术时序逻辑电路
PPT文档演模板
图5-3 4位寄存器74LS175的逻辑图
数字电子技术时序逻辑电路
2. 移位寄存器 移位寄存器不仅具有存储的功能，而且还有移位功能，可以 用于实现串、并行数据转换。如图5-4所示为4位移位寄存器 的逻辑图。
PPT文档演模板
数字电子技术时序逻辑电路
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤：
① 写时钟方程； ② 写驱动方程； ③ 写状态方程； ④ 写输出方程。
PPT文档演模板
数字电子技术时序逻辑电路
[例5-2]试分析图示时序逻辑电路的逻辑功能，列出状态转换 表，并画出状态转换图。
PPT文档演模板
数字电子技术时序逻辑电路
解：图5-7所示电路为1个异步摩尔型时序逻辑电路。 写时钟方程：
数字电子技术时序逻辑电路
PPT文档演模板
图5-5 同步二进制加法计数器的数时字电序子图技术时序逻辑电路
PPT文档演模板
图5-8 同步4位二进制加法计数器74LS16数1字的电逻子技辑术图时序逻辑电路
表5-1 同步4位二进制加法计数器74LS161的功能表
PPT文档演模板
数字电子技术时序逻辑电路
写驱动方程：
写状态方程：
PPT文档演模板
数字电子技术时序逻辑电路
列状态转换表：
PPT文档演模板
数字电子技术时序逻辑电路
画状态转换图：
PPT文档演模板
数字电子技术时序逻辑电路
5.2 若干常用的时序逻辑电路 5.2.1寄存器
1. 基本寄存器
PPT文档演模板
图5-2 双2位寄存器74LS75的逻辑图
同步时序逻辑电路和异步时序逻辑电路
同步时序逻辑电路和异步时序逻辑电路1. 引言说到电路，大家可能会觉得有点儿高深莫测，其实它们就像生活中的各种小插曲，错综复杂但又充满趣味。
今天我们来聊聊两种电路：同步时序逻辑电路和异步时序逻辑电路。
听起来很正式吧？其实就像两位老朋友，各有各的个性，给我们的生活带来不同的滋味。
2. 同步时序逻辑电路2.1 什么是同步电路先说说同步时序逻辑电路。
想象一下，大家一起跳舞，必须跟着节拍来对吧？这就是同步电路的工作原理。
它们依靠一个时钟信号来统一行动，一切都得在这个时钟的节奏下进行。
你想想，如果没有这个节拍，大家就会乱成一团，完全没法协调。
2.2 优点与缺点同步电路的优点可多了。
首先，它们容易设计，因为所有的动作都得听从同一个“老大”——时钟。
这样一来，故障也比较容易定位，就像在大合唱里找出跑调的那个人，轻而易举！但是，当然了，凡事都有两面。
它们在速度上可能会受到限制，因为要等时钟信号到位才能开始下一步，仿佛总得等着老大下命令。
3. 异步时序逻辑电路3.1 什么是异步电路接下来，我们来聊聊异步时序逻辑电路。
这家伙就有点儿“放飞自我”的意思。
想象一下，大家随意地跳舞，没有固定的节拍，各自随心所欲，热火朝天。
这种电路不需要时钟信号，各个部分可以独立工作，就像一场即兴表演，想跳就跳，想停就停。
3.2 优点与缺点异步电路的优点就是速度快，反应灵敏。
因为没有时钟的限制，它们可以在需要的时候马上响应，特别适合处理突发事件，像是过马路时的红绿灯，红灯一亮就得停下，绿灯一闪立马走。
可是，快可不代表好，有时候这就像在一场没有指挥的音乐会上，大家都想表现，结果弄得一团糟，容易出现竞争和冲突。
4. 比较与应用4.1 各自的应用领域那么，这两种电路究竟哪种更好呢？这就要看情况了。
同步电路一般用于那些需要稳定和可靠性的地方，比如计算机和大型系统。
而异步电路则适合需要快速反应的地方，比如一些高频交易系统或者一些需要低延迟的通信设备。
时序电路的作用
时序电路的作用1. 时序电路简介时序电路是指一类能够按照预定的时间顺序进行状态切换的电路。
它由各种触发器、计数器和时钟信号等组成，广泛应用于数字系统中，用于控制和调度各个部件的运行顺序。
时序电路在数字系统中起着至关重要的作用。
2. 时序电路的分类2.1 同步时序电路同步时序电路是指通过同步信号进行状态切换的电路。
同步时序电路中，各个触发器和计数器的状态变化是同步进行的，由时钟信号来驱动。
典型的同步时序电路包括时钟分频器和状态机等。
同步时序电路通过统一的时钟信号来保证各个部件的同步运行，能够提高系统的稳定性和可靠性。
2.2 异步时序电路异步时序电路是指通过异步信号进行状态切换的电路。
异步时序电路中，各个触发器和计数器的状态变化是独立进行的，不需要时钟信号来驱动。
典型的异步时序电路包括门闩电路和脉冲生成电路等。
异步时序电路能够根据特定的输入信号实时响应，具有较高的灵活性和响应速度。
3. 时序电路的作用时序电路在数字系统中发挥着重要的作用，具有以下几个方面的功能：3.1 控制信号的生成和延时时序电路能够根据时钟信号和输入信号生成各个部件的控制信号，并对信号进行延时处理。
通过时序电路可以实现复杂的控制逻辑，对各个部件的运行顺序和时序进行精确控制，确保数字系统的正常工作。
3.2 数据的存储和传递时序电路中的触发器和计数器等部件能够存储和传递数据。
触发器可以将输入的数据存储起来，并在时钟信号的作用下将数据传递给下一个触发器或计数器，从而实现数据的传输和处理。
时序电路可以在不同的时钟周期中完成各个数据操作，确保数据的正确性和稳定性。
3.3 状态的控制和转换时序电路中的状态机可以对系统的状态进行控制和转换。
状态机能够根据输入信号的变化和时钟信号的触发，按照预定的状态转移规则进行状态的切换。
通过状态机的设计，可以实现复杂的状态控制和决策逻辑，使系统能够按照特定的流程和顺序进行运行。
3.4 时序逻辑的实现时序电路能够实现各种时序逻辑的功能。
第五章 时序逻辑电路
D0
D1 D2 D3
(b) 逻辑功能示意图
5.1.2 寄存器
表5.2.3 CT74LS194的功能表
由该表可知它的主要功能如下。 （1）清零功能。 （2）保持功能。
5.1.2 寄存器
（3）并行置数功能。 （4）右移串行输入功能。 （5）左移串行输入功能。 三、寄存器的应用 1.实现数据的串/并行转换
5.1.1 数字电路概述
一、时序逻辑电路的分析 时序逻辑电路的分析是根据已知的逻辑电路图， 找出电路状态和输出信号在输入信号和时钟脉冲信 号作用下的变化规律，确定电路的逻辑功能。 1.时序逻辑电路的基本分析步骤 （1）列写电路方程 ①输出方程。 ②驱动方程。 ③状态方程。
5.1.1 数字电路概述
5.1.2 寄存器
一、数码寄存器 CT74LS175是用维持阻塞D触发器组成的4位寄存 器，它的逻辑图如图5.2.1所示。
Q0 Q0 FF0 CP CR 1D C1 D0 RD Q1 Q1 FF1 1D C1 D1 RD Q2 Q2 FF2 1D C1 D2 RD Q3 Q3 FF3 1D C1 D3 RD
CP 移位时钟脉冲
图5.2.2 由边沿D触发器组成的4位单向移位寄存器 （a）右移位寄存器；（b）左移位寄存器
例如，设串行输入数据为DI＝1011，首先将移 位寄存器的初始状态置为0，即Q3 Q2Q1Q0＝0000。 经过4个移位脉冲后，寄存器状态应为Q3 Q2Q1Q0 ＝1011，所以，串行输入数码的顺序依次是从高位 到低位，即在4个移位脉冲CP的作用下依次送入1、 0、1、1。
Q0 FF0 1D Di D0 C1 右移 输入 CP 移位时钟脉冲 Q0 D1 Q0 FF1 1D C1 Q1 Q1 D2 Q1 FF2 1D C1 Q2 D3 Q2 Q2 FF3 1D C1 Q3 Q3 右移 输出 Q3
第5章 毛法荛 数字逻辑 课件
（1）状态A和B，A和 C,状态B和C，状态C和D 应分配相邻的二进制代 码
判别规则（ 判别规则（P131) 状态分配的原则： 1 如果状态表中某些状态在同一输入条件下次态相同，或者在不同输入条件 下次态组合相同，那么，应尽可能给这些状态分配相邻的代码。 2 状态表中同一现态在不同输入 条件下的次态应尽可能分配相邻的代码
稳定状态:在输入状态不变的情 不稳定状态:在输入状态不变的 况下,如果激励状态和二次状态 情况下,如果激励状态和二次状 相同,则称为稳定状态.此时,反 态不同,则称为不稳定状态.它 馈到输入的状态变量不改变输 是一种暂态. 入状态的组合.稳定状态能长期 保持下去. 状 态 表 .
稳定 状态
二次 状态 y ０ 1 激 RS=00 励 RS=00 1 0 0 状 RS=00 态Ｙ RS=00
组合逻 辑电路
Q1
存 储 电 路
Z1 Zm Y1
1、内部输 、 入 2、触发器 、 状态
Yr 时钟
Qk
Yr
二次状 态
1、内部输出 、
激励状 态
2、触发器输入 、
Z y2 y1
D2
C
D1
C
＆
CP
>1
x
Z
& Q2 Q1
Q2
C2
D2
C1
D1
&
x
5.2 脉冲异步时序逻辑电路分析和设 Z 计
& Q2 Q1
&
y
y
R
S
&
&
异步时序逻辑电路的分析知识
寄存器的工作原理
寄存器是由多个触发器组成的组合逻辑电路，能 够存储多位二进制信息。
寄存器在时钟脉冲的驱动下，将输入信号依次存 储在触发器中，实现数据的串行输入和输出。
寄存器具有并入、并出、串入、串出等多种工作 模式，可根据实际需求进行选择。
异步时序逻辑电路的设计步骤
01
确定电路的功能需求和性能参数。
总结词
状态方程是描述电路状态转换关系的数学模型，通过解状态方程可以得出电路的输出和状态转移规律 。
详细描述
状态方程是一个非线性方程组，描述了电路的状态变量和输入变量之间的关系。通过解状态方程，可 以得出电路的输出和状态转移规律，进而分析电路的逻辑功能和性能指标。
波形图分析法
总结词
波形图是一种直观的表示方法，可以 描述电路的输入输出信号随时间的变 化情况。
异步时序逻辑电路 的分析知识
contents
目录
• 异步时序逻辑电路的基本概念 • 异步时序逻辑电路的分析方法 • 异步时序逻辑电路的设计原理 • 异步时序逻辑电路的实例分析
01
CATALOGUE
异步时序逻辑电路的基本概念
定义与特点
定义：异步时序逻辑电路是一种数字电 路，其状态变化依赖于输入信号的改变 ，而不是统一的时钟信号。
详细描述
复杂异步时序逻辑电路包含多个触发器和记忆元件，这些元件之间相互作用，实现更复 杂的逻辑功能。状态转换图用于描述电路的状态转换过程和逻辑功能，通过分析状态转
换图可以确定电路的逻辑功能和性能。
实例三：实际应用中的异步时序逻辑电路分析
总结词
实际应用中的异步时序逻辑电路具有广泛的 应用领域，如计算机、通信、自动化等。
异步时序逻辑电路的应用场景
异步时序逻辑电路教学
输出 Z
0 1 0 0
• 作状态表和状态图 根据转移真值表可作出下列状态表和状态图
现态 y
0 1
次 态/输出(y(n+1)/Z)
x1
x2
1/0
0/0
1/1
0/0
x2/0
0
x1/0 x2/0
x1/1 1
•画时间图和说明电路功能
x1 x2
y Z
该电路当连续输入两个或多个x1脉冲时， 输出一个或多个脉冲，其它情况下输出为0。 它是一个x1脉冲检测器。
101
110
111
Q3n+1Q2n+1Q1n+1
001 010 011 100 101 000 ddd ddd
CP3CP2CP1 Z
0 01 0 d 11 0 0 01 0 1 11 0 0 01 0 1 d1 1 d dd d d dd d
Qn Qn+1 CP J K 0 0 0dd 0 1 11d
x1
Z1
x1
Z1
xn
组合
逻辑
Zm
xn
组合
逻辑
Zm
yr
y1
Y1
Yr yr
y1
Y1
Yr
存储电路
存储电路
触发器
Δ t1
延迟元件
触发器
延迟元件 Δ tr
5.2 5.2 脉冲异步时序逻辑电路
对输入脉冲信号的两点限制： • 在两个或两个以上的输入线上不允许同时 出现 脉冲信号； • 第二个输入脉冲的到达，必须在第一个输 入脉 冲所引起的整个电路响应结束之后。
例：分析下图所示的脉冲异步时序电路
z &
异步时序电路1
1 00 1
1 00 0
0 11 1
0 11 0
图5.10 例5.4的完整状态转换图
最后，根据驱动方程和时钟方程画出逻辑电路图, 如图5.11所示。
J0 Q0 CP 1 CP0 K0 Q0
J1 CP1
Q1
J2 CP2
Q2
J3 CP3
Q3
K1 Q1
K2 Q2
K3 Q3
图5.11 例5.4的逻辑图
脉冲异步时序电路在设计的过程中最困难的事情 是如何选定每个触发器的时钟信号才能使电路最简 洁、可靠！有兴趣的同学参考电子科技大学万栋义 教授编写的《脉冲与数字逻辑》等有关书籍。（本 部分内容教材上写的不好！）
Q2n+1Q1n+1 Z
Q2nQ1n CP1
00 11
01 10
注意：上图“10”是无效循环，开机后若进 入“10”则会死机。应加复位电路或修改控 制方程。
课堂作业：试分析下列脉冲异步时序电路。并说
明电路的功能。
5.2.2 脉冲异步时序逻辑电路的设计
脉冲异步时序逻辑电路的设计方法与同步时序逻 辑电路相似，但必须把触发器的时钟端作为激励输入
“脉冲异步时序电路”和“电平异步时序电
路”。
图5.1 脉冲异步时序电路模型
5.2 脉冲异步时序电路
5.2.1 脉冲异步时序电路分析 由于电路中没有统一的时钟脉冲，电路状 态的改变必须考虑： （1）激励信号； （2）存储器的时钟控制是否有效。如时钟 无效，该触发器状态一定不变。
分析异步时序逻辑电路的一般步骤： （1）根据逻辑图写方程，包括时钟方程、输出方 程及各个触发器的驱动方程。 （2）将驱动方程代入触发器的特性方程，得到各 个触发器的新状态方程。 （3）求出电路的次态和输出，根据计算结果列状 态表。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
态表
异步时序逻辑电路
解: 1.写时钟方程式
驱 动 方 程
CP0 CP CP1 Q0
①输出方程 ②各触发器的驱动方程 （2）写出状态方程
③ 作状态转换表、状态图、时序图
④ 逻辑功能分析
由状态图可知:该电路一共有4个状态00、01、10、 11,在时钟脉冲作用下,按照减1规律循环变化,所以是一个四 进制减法计数器,Z是借位信号。
异步时序逻辑电路
主讲教师：刘晓利
谢谢观看！
点
输出仅决定于存储电路的状态，与电路当前
的输入无关。
寄存器
按
锁存器
逻
辑
移位寄存器
功
Байду номын сангаас
能
计数器
节拍发生器
02
异步时序逻辑电路分析方法
时序电路的分析步骤：
确定电路的 1 驱动方程和输出 2
工作方式
方程
状态方程
将驱动方程代
入特性方程
3
计算 写出
输出
方程
判断电路逻辑功 5
4 状态图、状
能,检查自启动
时序图
01
1.时序逻辑电路的结构及特点
2.时序逻辑电路的分类
同步时序逻辑电路
按
时
所有触发器状态的变化都是在同一
钟
时钟信号操作下同时发生。
输
入
方
式
异步时序逻辑电路
触发器状态的变化不是同时发生。
米里型时序逻辑电路
按
输出不仅取决于存储电路的状态，而且还决定于
输
电路当前的输入。
出
信
号
摩尔型时序逻辑电路
特