集成电路版图设计
集成电路版图设计 ppt课件
1. 最小宽度(minWidth)
最小宽度指封闭几何图形的内边之间的距离如图8.1所示：
图 宽度定义 在利用DRC(设计规则检查)对版图进行几何规则检查时， 对于宽度低于规则中指定的最小宽度的几何图形，计算机将给 出错误提示。
TSMC_0.35μm CMOS工艺中各版图层的线条最小宽度
层 (layer) N 阱 (N _well) 扩 散 层 (P_plus_select/N _plus_select) 多 晶 硅 (Poly) 有 源 层 (A ctive) 接 触 孔 (Contact) 第 一 层 金 属 (M etal1) 接 触 孔 (V ia1) 第 二 层 金 属 (M etal2) 第 二 层 多 晶 硅 (Electrode) 接 触 孔 (V ia2) 第 三 层 金 属 (M etal3)
Xd
Xd
2.0
图7.10 P+有源层电阻俯视图
N_well P_plus_select Active Contact Metal1
有源层通过接触孔与第一层金属连接，金属构成有源层电阻 的两个电极。
N+有源层电阻的方块电阻值为79.1欧姆，每个接触孔形成 的电阻为54.8欧姆。电阻一般为几百到几千欧姆。
多晶硅通过接触孔与第一层金属连接，该金属构成电阻 的两个电极，图中所示电阻最小宽度为2 λ=0.4μm。
集成电路设计的大致流程
集成电路设计的大致流程
一、需求分析
在集成电路设计的初期，首先需要进行需求分析。这一步骤主要是理解并分析客户或市场需求，明确设计目标，包括性能、功耗、面积、成本等关键指标。
二、规格制定
基于需求分析的结果，制定出具体的规格书。规格书详细描述了集成电路的各项特性，如工作电压、I/O接口、数据传输速率、功耗等。
三、电路设计
根据规格书，进行电路设计。这一步骤通常使用硬件描述语言（如Verilog或VHDL）进行。设计者会根据电路功能和性能要求，设计出满足规格的电路结构。
四、仿真验证
在电路设计完成后，需要进行仿真验证。通过仿真软件，模拟电路的实际工作情况，验证电路的功能和性能是否满足设计要求。如果发现问题，及时进行修正。
五、版图设计
仿真验证通过后，进入版图设计阶段。这一步骤主要是利用专业版图编辑软件，将设计的电路转换为物理版图。版图描述了器件的尺寸、位置以及互连关系。
六、物理验证
在版图设计完成后，进行物理验证。这一步骤主要是检查版图中的物理错误，如器件尺寸错误、连接错误等。物理验证通过后，版图才能
用于制造。
七、可靠性分析
在制造之前，还需要进行可靠性分析。这一步骤主要是评估集成电路在各种工作条件下的稳定性和可靠性。如果发现潜在的问题，及时进行修正。
集成电路版图设计学习计划
集成电路版图设计学习计划
一、学习目标
1. 掌握集成电路版图设计的基本原理和流程
2. 熟练掌握版图设计工具及其使用技巧
3. 能够独立完成简单的集成电路版图设计和验证
4. 深入了解当前集成电路设计的前沿技术和发展趋势
二、学习内容
1. 基础知识学习
（1）集成电路原理
（2）版图设计基础
（3）版图设计工具的使用
2. 实践项目
（1）完成若干简单的版图设计项目
（2）参与某个复杂的版图设计项目
3. 前沿技术学习
（1）学习并掌握新型版图设计工具
（2）研究当前集成电路设计的前沿技术和趋势
三、学习计划和安排
1. 第一阶段（一个月）
（1）学习基础知识，包括集成电路原理和版图设计基础
（2）使用版图设计工具进行简单的练习
（3）阅读相关书籍和论文，对集成电路版图设计有一个初步了解2. 第二阶段（两个月）
（1）参与一个简单的版图设计项目，并在导师的指导下完成（2）学习并掌握版图设计工具的高级使用技巧
（3）针对项目中出现的问题进行总结和学习
3. 第三阶段（三个月）
（1）参与某个复杂的版图设计项目
（2）深入学习前沿技术和趋势，包括新型版图设计工具和技术
（3）关注和研究当前集成电路设计的前沿技术
四、学习方法和途径
1. 师傅领进门，修行靠个人
在学习的过程中，我将争取多向导师请教、向同行交流，查找相关资料和论文，同时注重自己的动手实践和尝试。
2. 多方面学习
针对集成电路版图设计的不同领域和方向，我将综合利用书籍、网络资源、实验和项目等多种途径，努力拓宽自己的知识面和视野。
3. 注重实践
实践是检验理论的有效途径，我将尽可能参与各种实际项目和练习，将理论知识转化为实际能力。
集成电路版图设计cadence设计流程
集成电路版图设计cadence设计流程
下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!
并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!
Download tips: This document is carefully compiled by theeditor.
I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!
In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!
集成电路版图设计师职业标准
集成电路版图设计师职业标准（试行）
一.、职业概况
1.1职业名称
集成电路版图设计师
1.2职业定义
通过EDA设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII数据。
1.3职业等级
本职业共设四个等级，分别是版图设计员（职业资格四级）、助理版图设计师（职业资格三级）、版图设计师（职业资格二级）、高级版图设计师（职业资格一级）。
1.4职业环境条件
室内、常温
1.5职业能力特征
具有良好的电脑使用基础与较强的外语阅读能力；具备一定的半导体微电子基础理论。具有很强的学习能力。
1.6基本文化程度
理工科高等专科学历。
1.7培训要求
1.7.1培训期限
全日制职业学校教育：根据其培养目标和教学计划确定。
晋级培训期限：版图设计员不少于240标准学时；助理版图设计师不少于240标准学时；版图设计师不少于200标准学时；高级版图设计师不少于180标准学时。
1.8鉴定要求
1.8.1适用对象
从事或准备从事集成电路版图设计的人员。
1.8.2申报条件
以上各等级申报条件均参照“关于职业技能鉴定申报条件的暂行规定”
1.8.3鉴定方式
分为理论知识考试和技能操作考核。技能操作考核采用上机实际操作方式，由3－5名考评员组成考评小组，根据考生现场操作表现及实际操作输出结果，按统一标准评定得分。两项鉴定均采用100分制，皆达60分及以上者为合格。1.8.4
考评人员与考生
理论知识考试：平均15名考生配一名考评员。技能操作考核：平均5－8名考生配1名考评员。
1.8.5鉴定时间
理论知识考试：设计员、助理设计师90分钟，设计师、高级设计师120分钟。
集成电路版图设计岗位职责职位要求
集成电路版图设计岗位职责职位要求
(实用版)
编制人：______
审核人：______
审批人：______
编制单位：______
编制时间：__年__月__日
序言
下载提示：该文档是本店铺精心编制而成的，希望大家下载后，能够帮助大家解决实际问题。文档下载后可定制修改，请根据实际需要进行调整和使用，谢谢!
并且，本店铺为大家提供各种类型的实用资料，如教学心得体会、工作心得体会、学生心得体会、综合心得体会、党员心得体会、培训心得体会、军警心得体会、观后感、作文大全、其他资料等等，想了解不同资料格式和写法，敬请关注!
Download tips: This document is carefully compiled by this editor.
I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you!
And, this store provides various types of practical materials for everyone, such as teaching experience, work experience, student experience, comprehensive experience, party member experience, training experience, military and police experience, observation and feedback, essay collection, other materials, etc. If you want to learn about different data formats and writing methods, please pay attention!
Layout(集成电路版图)注意事项及技巧总结
Layout主要工作注意事项
● 画之前的准备工作
● 与电路设计者的沟通
● Layout 的金属线尤其是电源线、地线
● 保护环
● 衬底噪声
● 管子的匹配精度
一、 layout 之前的准备工作
1、先估算芯片面积
先分别计算各个电路模块的面积，然后再加上模块之间走线以及端口引出等的面积，即得到芯片总的面积。
2、 Top-Down 设计流程
先根据电路规模对版图进行整体布局，整体布局包括：主要单元的大小形状以及位置安排；电源和地线的布局；输入输出引脚的放置等；统计整个芯片的引脚个数，包括测试点也要确定好，严格确定每个模块的引脚属性，位置。
3、模块的方向应该与信号的流向一致
每个模块一定按照确定好的引脚位置引出之间的连线
4、保证主信号通道简单流畅，连线尽量短，少拐弯等。
5、不同模块的电源，地线分开，以防干扰，电源线的寄生电阻尽可能较小，避免各模块的电源电压不一致。
6、尽可能把电容电阻和大管子放在侧旁，利于提高电路的抗干扰能力。
二、与电路设计者的沟通
搞清楚电路的结构和工作原理明确电路设计中对版图有特殊要求的地方
包含内容：（1）确保金属线的宽度和引线孔的数目能够满足要求（各通路在典型情况和最坏情况的大小）尤其是电源线盒地线。
（2）差分对管，有源负载，电流镜，电容阵列等要求匹配良好的子模块。
（3）电路中MOS管，电阻电容对精度的要求。
（4）易受干扰的电压传输线，高频信号传输线。
三、layout 的金属线尤其是电源线，地线
1、根据电路在最坏情况下的电流值来确定金属线的宽度以及接触孔的排列方式和数目，以避免电迁移。
集成电路版图设计实验心得
集成电路版图设计实验心得
实验心得，总结：集成电路版图设计是由基本门电路搭建组合而成的大型复杂电路，如果对其中的关键参数不了解就无法进行相应的设计，更别说自己能够将它做好。因此，我们有必要掌握集成电路设计的相关知识与技术，熟悉相关工具软件，学会使用电子技术手段和方法来完成芯片功能设计、版图绘制以及相关的技术文档编写等。下面介绍下此次课程实验的主要内容：一、简单的 CMOS 逻辑模块设计1. CMOS 器件及工作原理二极管：当没有加上反向偏压时，为导通状态，正向导通；在加上反向偏压后，反向阻断，变为截止状态，且耗尽所有能量；当两端都接上负载时，电流经过负载电阻降为0，同时功耗降到最小。二极管有如下特性:(1)结电容，很小（约10^-9法拉，正常情况下为0.7左右）。（2）特性曲线是一条垂直于管子轴线的一条曲线。在静态工作点附近，当二极管加上反向电压后,它可以看成一个一端开路另外一端短路的普通二极管;在整个工作区内它几乎处于完全饱和状态,其电流随着电压增大而迅速增大;
实验心得，总结：集成电路版图设计是由基本门电路搭建组合而成的大型复杂电路，如果对其中的关键参数不了解就无法进行相应的设计，更别说自己能够将它做好。因此，我们有必要掌握集成电路设计的相关知识与技术，熟悉相关工具软件，学会使用电子技术手段和方法来完成芯片功能设计、版图绘制以及相关的技术文档编写等。下面介绍下此次课程实验的主要内容：一、简单的 CMOS 逻辑模块设计1. CMOS 器件及工作原理二极管：当没有加上反向偏压时，为导通状
《集成电路版图设计》课件
THANK YOU
集成电路版图设计软件是专门用于集 成电路设计的工具软件，通过该软件 可以将电路原理图转化为版图，为后 续的制造提供基础。
集成电路版图设计软件需要具备高精 度、高效率和高可靠性的特点，以确 保设计的准确性和制造的成功率。
集成电路版图设计软件应用
在集成电路版图设计软件中，设计师可以使用各种设计工具 和库，进行电路元件的布局、连线、封装和验证等操作。
半导体材料特性
半导体材料的特性包括导电性、光学性能、热性能等，这些特性决定了其在不同领域的应 用。
半导体材料的应用
半导体材料广泛应用于电子器件、光电器件、传感器等领域。
元器件基础
元器件类型
集成电路中常用的元器件包括电阻、电容、电感、二极管 、晶体管等，这些元器件的性能参数和版图设计对集成电 路的性能和可靠性有着重要影响。
DRC/LVS检查
进行设计规则检查和版图验证 ，确保版图设计的正确性和可 制造性。
布图输出
将版图数据输出到制造环节， 进行硅片的制作。
02
集成电路版图设计基础知识
半导体材料
半导体材料分类
半导体材料分为元素半导体和化合物半导体两大类，元素半导体包括硅和锗，化合物半导 体包括三五族化合物（如砷化镓、磷化镓等）和二六族化合物（如硫化镉、硒化镉等）。
通过总结实践经验，学生可以更好地理解集成电路版图设计的原理，掌握实际 操作技能，提高解决实际问题的能力。
集成电路原理-MOS集成电路的版图设计
将GDSII或CIF数据包发给Foundry，生成PG带， 制作掩模版
整理课件
工艺流片 中测，划片封装，终测
5.1 MOS集成电路的寄生效应
5.1.1 寄生电阻 MOS IC尤其是Si栅MOS电路中，常用的布线一般有金属、
整理课件
(V o) u tR 总 C 总 dW L otx o L x W rcL 2 （5-6）
可见，与分布网络分析情况差1/2的关系，而与实际测试相 比，分布模型更为接近。因此，在分析长互连延迟时应采用分 布RC模型。
例5-1： 已知：采用1m工艺，n+重掺杂多晶硅互连方块电阻R=15/，
整理课件
2、多晶硅栅NMOS工艺流程 （1）衬底制备 典型厚度0.40.8mm，
=75125mm(3” 5”) NA=10151016cm-3 =252cm
（2）预氧 在硅片表面生长一层厚SiO2，以 保护表面，阻挡掺杂物进入衬底。
整理课件
（3）涂光刻胶 涂胶，甩胶，（几千转/分钟）， 烘干（100℃）固胶。
Cf fo xL[ln 12dto x[11td o x] 4dto x ]
整理课件
对于1m CMOS工艺，单位长度Cff如下表所示。
集成电路设计流程
集成电路设计流程
集成电路设计流程是指将电路设计思想转化为实际电路布局和线路连接的过程。主要包括需求分析、电路设计、逻辑仿真、物理设计、版图布局、工艺验证和产品测试等环节。下面将详细介绍集成电路设计流程。
需求分析是集成电路设计的首要环节。在这个阶段，设计人员需明确设计的目标、功能和性能要求，并对电路的工作环境和限制条件进行充分了解。
在电路设计阶段，设计人员需要根据需求分析阶段的要求，选择适合的电路拓扑结构和器件模型，并对电路进行逻辑设计和元件选择。这个阶段设计人员可以使用各种电路设计工具进行电路拓扑绘制和模拟。
逻辑仿真是验证电路设计各部分的正确性和性能是否达到要求的重要环节。在这一阶段中，设计人员使用仿真工具来模拟电路功能和性能。可以对不同的输入条件进行仿真，以检查电路的输出是否满足预期。
物理设计阶段是将逻辑设计转化为实际的电路版图设计的过程。设计人员需要根据逻辑设计结果进行电路的细化分区、分段和平衡，并根据电路的布线规则进行线路布线和连接。这个阶段设计人员需要熟悉集成电路工艺和布线规则，以确保电路的性能和可靠性。
版图布局是将电路版图元件进行排列和布局的过程。设计人员
需要根据电路的尺寸和布线要求，选择合适的版图布局方案，并对密度和功耗进行优化。这个阶段设计人员需要考虑电路的散热问题、抗干扰能力和信号传输等因素。
工艺验证是将电路在实际工艺条件下进行验证的过程。设计人员需要对电路的工艺过程进行模拟和验证，并对电路的可靠性和稳定性进行评估。这个阶段设计人员需要与工艺工程师密切合作，确保电路在实际工艺条件下能够正常工作。
集成电路版图设计项目教程 项目2 MOS晶体管版图设计
《集成电路版图设计项目教程 》
2024/3/13
项目2 MOS晶体管版图设计
一
集成电路版图工艺设计规则
二
MOS管版图设计
三
MOS管串联和并联版图
2024/3/13
项目2 MOS晶体管版图设计
任务2.1集成电路版图设计工艺规则
集成电路版图设计规则是在进行版
寸；
一系列的设计规则，在进行版图设计的时候，要严格按照厂家
➢ 规定各分版间的最大允许套刻偏差。 提供的设计规则进行设计。
影响设计规则的因素有制造成本、成品率、最小特征尺寸、
制造设备和工艺的成熟度以及集成电路的市场需求等。
2024/3/13
项目2 MOS晶体管版图设计
任务2.1集成电路版图设计工艺规则
2024/3/13
项目2 MOS晶体管版图设计
任务2.1集成电路版图设计工艺规则
2）版图设计规则
基本设计规则 主要包括： ➢ 线宽规则； ➢ 间距规则； ➢ 包围规则； ➢ 延伸规则； ➢ 交叠规则； 最小面积规则等。
➢ 2.间距规则（Space Rule） 间距规则指多边形之间最小距离的规则。定义间距规则是为了避免两个多边形
之间形成短路。
下面是关于第一层多晶硅之间的最小距离的定义： Minimum space between two GT regions on AA area：0.45μm 即在有源区中第一层多晶硅之间的最小距离为0.45μm。
《集成电路设计》课件
对设计进行审查和评估，确保其符合规范和 标准的要求。
设计标准
规定设计的标准和要求，包括功耗、性能、 面积等指标的要求。
设计优化
对设计进行优化和改进，提高其性能、降低 成本、减少功耗等。
03
集成电路工艺
集成电路制造工艺流程
表面处理
对晶圆片进行清洗、氧化、涂 胶等处理，为后续的图案转移 做准备。
详细描述
模拟集成电路设计案例包括放大器设计、滤波器设计、比较器设计等，这些单元是构成模拟系统的关 键部分。此外，模拟系统级的设计案例包括音频处理芯片、视频处理芯片、信号链路芯片等，这些芯 片在音频、视频、通信等领域有广泛应用。
混合信号集成电路设计案例
总结词
混合信号集成电路设计案例主要涉及数字和模拟电路的集成设计，以及混合信号系统级 的设计。
3D集成技术
通过将多个芯片堆叠在一起，实现更 高效、更高速的电路集成。
柔性电子技术
利用柔性材料制作可弯曲、可折叠的 电子器件，具有广泛的应用前景。
绿色制造技术
在集成电路制造过程中，降低能耗、 减少废弃物排放，实现可持续发展。
04
集成电路版图设计
集成电路版图设计规则
物理规则
电气规则
定义了版图上元件之间以及版图与实际芯 片之间的几何关系，确保版图的可制造性 。
《集成电路设计》PPT 课件
集成电路版图与工艺课程设计之用CMOS实现Y=AB+C电路与版图
集成电路版图与⼯艺课程设计之⽤CMOS实现Y=AB+C电路与版
图
1 绪论
1.1 设计背景
集成电路设计（Integrated circuit design, IC design），亦可称之为超⼤规模集成电路设计（VLSI design），是指以集成电路、超⼤规模集成电路为⽬标的设计流程。集成电路设计涉及对电⼦器件（例如晶体管、电阻器、电容器等）、器件间互连线模型的建⽴。所有的器件和互连线都需安置在⼀块半导体衬底材料之上，这些组件通过半导体器件制造⼯艺（例如光刻等）安置在单⼀的硅衬底上，从⽽形成电路。
近些年来，集成电路技术发展迅猛，促使半导体技术不断地发展，半导体技术正在进⼊将整个系统整合在单⼀晶⽚上的时代。故对VLSI的版图设计的要求也越来越⾼。Tanner软件可提供完整的集成电路设计环境，帮助初学者进⼊VLSI设计领域。本设计采⽤Tanner Tools Pro ⼯具，对逻辑为Y=AB+C进⾏电路设计与仿真、版图设计与仿真，在报告中给出电路图、版图与仿真结果。
1.2 设计⽬标
设计⽬标逻辑：Y=AB+C
⽤CMOS⼯艺设计逻辑为Y=AB+C的电路和版图。因为CMOS是天然的反逻辑输出，所以需要先设计出逻辑为/Y=/（AB+C）的电路，再将输出接⼊⼀个CMOS反相器实现逻辑功能。
设计电路图（Schematic）时，N⽹络A与B串联且与C并联，P⽹络A与B并联且与C串联，在N和P⽹络的交界节点接⼊反相器后引出输出Y。
设计版图（Layout）时，在P型衬底（P-Sub）上进⾏制作，所以N-MOS管可以直接掺杂制作，⽽P-MOS管需要先制作⼀个N阱（N-Well），并在N阱⾥制作P-MOS管。整个设计⽐较简单，仅仅使⽤单层⾦属布线（Meteal）。
集成电路模拟版图设计基础
版图的意义：
3.
版图的工具：
– Cadence
Virtuoso Dracula Assura Diva
– Mentor
calibre
– Spring soft
laker
第一部分：了解版图
熟悉所需文件
工艺厂商提 供：.tf .display Design rule 、DRC LVS 文件、 PDK、ESD文件、金属阻 值文件
NMOS版图
2.1 器件
2.1.1 MOS管 1) NMOS管
以TSMC，CMOS，N单阱工艺 为例 PMOS管，做在N阱中，沟道为 N型，源漏为P型
2) 包括层次：
NWELL，N阱 PIMP，P+注入 DIFF，有源区 Poly，栅 M1，金属 CONT，过孔
3) MOS管的宽长确
版图是电路图的反映，有两大组成部分
MOS管 电阻 电容 三极管（省略） 二极管（省略） 电感（省略）
2.2互连
2.2.1金属（第一层金属，第二层金属……） 2.2.2通孔
2.1 器件
2.1.1 MOS管
NMOS
PMOS
MOS管剖面图
2.1 器件
2.1.1 MOS管
NMOS工艺层立体图
NMOS版图
VDD
3u/0.18u IN OUT
集成电路布图设计
2023-11-04
CATALOGUE
目录
•
集成电路布图设计概述
•集成电路布图设计的基本要素
•集成电路布图设计的技巧和方法•集成电路布图设计的工具与平台•集成电路布图设计的挑战与解决方案•集成电路布图设计的应用案例
01
集成电路布图设计概述
集成电路布图设计是指将电子器件及其连接关系以几何图形的方式在集成电路芯片上分布并按照一定规则布局的技术方案。
定义
集成电路布图设计具有高度复杂性、精密性和集成性，要求设计者具备深厚的电子设计自动化（EDA）工具使用技能和专业知识。
特点
定义与特点
物理设计
根据逻辑电路设计，进行布局布线、信号完整性分析等物理设计，生成可制造的版图文件。
设计输入明确设计需求，提供功能描述和性能参数等设计输入信息。
逻辑设计
将功能描述转化为逻辑电路，进行功能仿真和调试。
版图验证
对版图文件进行功能和性能验证，确保设计与制造的一致性。
制造与测试将版图文件交由半导体制造厂进行芯片制造，并进行测试与验证。
合理的布图设计可以优化芯片的性能、速度和功耗等方面的表现。
提高芯片性能
降低制造成本
推动产业发展
通过优化布图设计，可以提高芯片的可制造性和良品率，降低制造成本。
集成电路布图设计是半导体产业的核心技术之一，对于推动产业发展具有重要意义。
03
02
01
02
集成电路布图设计的基本
要素
确定芯片的功能和性能参数，进行逻辑门级设计，实现功能描述到逻辑电路
的转换。
逻辑设计
进行芯片的物理布局和布线设计，包括信号完整性、电源完整性、时序等。
物理设计
通过仿真工具对设计的电路进行功能和性能验证，确保设计的正确性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(4) 互连(Interconnect)
集成电路版图设计
2012301768 2012301767 赵楠 苟源
2015.09.17.
版图设计概述
版图(Layout)是集成电路设计者将设计并模
拟优化后的电路转化成的一系列几何图形，包含
了集成电路尺寸大小、各层拓扑定义等有关器件
的所有物理信息。
版图设计概述
集成电路制造厂家根据 版图 来制造掩膜。版图的设计有特定的
7 版图验证
1. 2. 3. 4. 设计规则检查DRC 电路提取 电气规则检查ERC 版图与电路图对照LVS
23
8 版图数据提交
经过版图检查完全无错 将版图数据转换成GDS-II格式的码流数据 按照Foundry的要求或MPW要求，通过网络 传送GDS-II文件（一般为FTP）
参考文献
(3) 电容(Capacitance)
TSMC_0.35m工艺制作的电容是一种结构简单的MIM电容，该电 容由三层介质组成：
导电层作为下电极 绝缘层作为平板电容两电极间的介质 导电层作为上电极
电容计算公式
Ctotal fF Carea [fF/ m2 ] area[m2 ] C fringe[fF/ m] perimeter[m]
限幅放大器的系统框图
3) 元件布局与布线 利用版图编辑工具设计版图的基本步骤 1) 运行版图编辑工具，建立版图文件； 2) 在画图窗口内根据几何参数值调元器件和子单元的版图； 3) 在不同的层内进行元器件和子单元之间的连接； 4) 调用DRC程序进行设计规则检查，修改错误； 5) 调用电路提取程序提取版图对应的元件参数和电路拓扑； 6) 与分析阶段建立的电路图文件结合进行版图与电路图对照分析，即LVS （Layout-vs-Schemetic）。 7) 存储版图文件，供今后修改和重用。
选择工艺流程需要考虑的因素
1. 工艺参数：如每一层的厚度，深度…等。 2. 工艺流程：如每一步骤所需的时间。 3. 设计指导 (Design guide)：如告诉你如何加contact，如何用 library，如何用避免Latch Up…等。 4. SPICE Parameters：SPICE的参数。一般还有分是那一种 SPICE的参数。这些参数大致分为 基本 (Typical)；最快 (Fast) 及最慢 (Slow)。 5. Package：可用的包装及Pin Count。 6. Area：每一个Die的最大容许面积。 7. Testing：测试方法。 8. 其它：如温度系数，片电阻 (Sheet resistance) 系数，Tape out的流程等。
版图设计
1 工艺流程定义
2 版图几何设计规则
3 图元
4 电学设计规则
5 布线规则 6 版图设计 7 版图检查 8 版图数据提交
6
1 工艺流程定义
设计规则是以晶圆厂实际制造过程为基准，经过实际验证过 的一整套参数，是进行版图设计必须遵守的规则，版图设计是否 符合设计规则是流片是否成功的一个关键。每一家公司的Design Rules并不相同，同一公司不同Process其Design Rules也会不相同， 即使是同一公司同一Process，其Design Rules也会Upgrade。 以台湾半导体制造公司(TSMC)的0.35μm CMOS工艺为例，接 下来会给出从工艺文件出发到设计出版图的途径。 TSMC的0.35μm CMOS工艺是MOSIS 1998年以来提供服务的 深亚微米工艺，以下简要介绍利用该工艺的技术文件进行芯片设 计的流程。
glass
500
焊盘俯视图
30
4 电学设计规则
电学设计规则给出的是将具体的工艺参数及其结果抽象出的电 学参数，是电路与系统设计、模拟的依据。
几何设计规则是图形编辑的依据。
电学设计规则是分析计算的依据。 几何设计规则是设计系统生成版图和检查版图错误的依据。 电学设计规则是设计系统预测电路性能（仿真）的依据。
2 版图几何设计规则
集成电路的制造必然受到工艺技术水平的限制，受到器件物理
参数的制约，为了保证器件正确工作和提高芯片的成品率，要 求设计者在版图设计时遵循一定的设计规则，这些设计规则直 接由流片厂家提供。
设计规则（design rule）是版图设计和工艺之间的接口。 设计规则主要包括各层的最小宽度、层与层之间的最小间距等 。 设计规则可以采用可缩放的-规则（最小尺寸用的倍数表示）
规则，这些规则是集成电路制造厂家根据自己的工艺特点而制 定的。不同的工艺，有不同的设计规则。
设计者只有得到了厂家提供的规则以后，才能开始设计。
版图在设计的过程中要进行定期的检查，避免错误的积累而导 致难以修改。
很多集成电路的设计软件都有设计版图的功能，Cadence 的
Virtuoso的版图设计软件帮助设计者在图形方式下绘制版图。
和固定的微米规则（最小尺寸用具体微米数值给出）
(1) 最小宽度(minWidth)
最小宽度指封闭几何图形的内边之间的距离
在利用DRC(设计规则检查)对版图进行几何规则检查 时，对于宽度低于规则中指定的最小宽度的几何图形， 计算机将给出错误提示。
(2) 最小间距(minSep)
间距指各几何图形外边界之间的距离
(a) (b) (c)
Metal2 Poly Via1
(a)多晶硅和第一层金属 (b) 第一和第二层金属 (c) 第二和第三层金属连接的俯视图
(5) 焊盘(Pad)
电路的输入和输出需要通过适当的导体结构（焊盘）来 实现与外部电路的连接，它同时用于电路的在芯片测试。焊 盘的尺寸通常远大于电路中其它的元器件，焊盘的尺寸是固 定的。 Metal3
(3) 最小交叠(min Overlap)
交迭有两种形式： a)一几何图形内边界到另一图形的内边界长度(overlap) b)一几何图形外边界到另一图形的内边界长度(extension)
Y
X
(a)
(b)
(4) 设计规则举例
图1 多晶硅层相关设计规则的图形关系
12
3 图元
电路所涉及的每一种元件都是由一套掩模决定的几何形状 和一系列物理、化学和机械处理过程的一个有机组合。 仅根据设计规则来设计版图，难以入手。 对版图设计者来讲，工艺能够制造的有源和无源元件的版 图应该作为工艺元件库事先从工艺厂家得到。 必要时，设计者需要自己建立相应的元件库。 以下给出根据MOSIS提供的TSMC 0.35m CMOS工艺文件
设计的几种关键元件，图中几何尺寸的单位都是lambda，
对于0.35μm工艺，λ=0.2m。
(1) NMOS与PMOS
多晶硅(Poly)形成MOS管的栅极。N+扩散和有源区(Active)共同 形成N型有源区（ NMOS ）， P+扩散和有源区共同形成P型有源 区 （ PMOS ） 。有源区分别在栅极两侧构成源区(S)和漏区(D)。 源区和漏区又分别通过接触孔(Contact)与第一层金属(Metal1)连 接构成源极和漏极。 MOS管的可变参数为：栅长(gate_length)、栅宽(gate_width)和 栅指数(gates)。 栅长(gate_length)指栅极下源区和漏区之间的沟道长度，最小 值为2 lambda=0.4μm。 栅宽(gate_width)指栅极下有源区(沟道)的宽度，最小栅宽为3 lambda=0.6μm。 栅指数(gates)指栅极的个数。
(2) 电阻(Resistor)
设计者在Cadence环境下CMOS工艺可用的电阻有 多晶硅电阻、有源层电阻和阱区电阻。
三种电阻的计算公式均为： l 2* X d 2 R * Rsh * Rcon
w w
n
其中，Rsh为方块电阻值，l 和w 分别是体电阻的 长与宽，Rcon是单个接触区形成的电阻值，n是接触孔 数. 电阻的可变参数：电阻宽度(width)、电阻值(R)。
版图设计流程
设计规则检查DRC Design Rule Check
电气规则检查ERC Electrical Rule Check
版图与线路图比较程序 Layout Versus Schematic（LVS） 版图寄生参数提取LPE Layout Parameter Extraction 寄生电阻提取PRE Parasitic Resistance Extraction
在TSMC_0.35m的集成电路工艺流程中，不同导电层之间由绝 缘介质隔离。导电层之间的相互连接需要通过打孔实现。 有源层、多晶硅(Poly)和第二层多晶硅(Electrode)都通过接触孔 (Contact) 与第一层金属(Metal1) 连接。
Metal1 Metal3 Contact Via2
19
5 布线规则
ຫໍສະໝຸດ Baidu
电源线与地线：梳状走线、金属布线 长信号线避免平行走线 压点位置 根据电气特性要求选择布线层
20
6 版图设计
1) 版图设计环境 建立数据库通道，确定版图与工艺对应关系。 2) 芯片版图布局
布局图应尽可能与电路图一致
设计布局图的一个重要的任务是安排焊盘 集成电路必须是可测的
史密斯（美），专用集成电路，北京电子工业出 版社，2007 孙肖子，专用集成电路设计基础，西安电子科技 大学出版社 王永刚，集成电路的发展趋势和关键技术，电子 元器件应用， 2009