4_组合逻辑电路
《数字电子技术基础》第五版：第四章 组合逻辑电路
74HC42
二－十进制译码器74LS42的真值表
序号 输入
输出
A3 A2 A2 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9
0 0 000 0 111111111
1 0 001 1 011111111
2 0 010 1 101111111
3 0 011 1 110111111
4 0 100 1 111011111
A6 A4 A2
A0
A15 A13 A11 A9
A7 A5 A3
A1
I7 I6 I5 I4 I3 I2 I1 I00
S
74LS 148(1)
YS
YEE Y2 Y1
Y0
XX
I7 I6 I5 I4 I3 I2 I1 I0
S
74LS 148(2)
YS
YE Y2 Y1
Y0
X
&
G3
&
G2
&
G3
Z3
Z2
Z1
&
G3
0时1部分电路工作在d0a1a0d7d6d5d4d3d2d1d074ls153d22d20d12d10d23d21s2d13d11s1y2y1a1a0在d4a0a1a2集成电路数据选择器集成电路数据选择器74ls15174ls151路数据输入端个地址输入端输入端2个互补输出端74ls151的逻辑图a2a1a02274ls15174ls151的功能表的功能表a2a1a0a将函数变换成最小项表达式b将使能端s接低电平c地址a2a1a0作为函数的输入变量d数据输入d作为控制信号?实现逻辑函数的一般步骤cpcp000001010011100101110111八选一数据选择器三位二进制计数器33数据选择器数据选择器74ls15174ls151的应用的应用加法器是cpu中算术运算部件的基本单元
第四章组合逻辑电路的分析与设计
=1
S
C = AB 画出逻辑电路图。 画出逻辑电路图。
S = AB + AB = A ⊕ B
&
C
2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算。 全加器 能同时进行本位数和相邻低位的进位信号的加法运算。
由真值表直接写出逻辑表达式，再经代数法化简和转换得： 由真值表直接写出逻辑表达式，再经代数法化简和转换得：
每一个输出变量是全部或部分 输入变量的函数： 输入变量的函数： L1=f1（A1、A2、…、Ai） 、 L2=f2（A1、A2、…、Ai） 、 …… Lj=fj（A1、A2、…、Ai） 、
4.1 组合逻辑电路的分析方法
分析过程一般包含4个步骤： 分析过程一般包含4个步骤：
例4.1.1：组合电路如图所示，分析该电路的逻辑功能。 组合电路如图所示，分析该电路的逻辑功能。
第四章 组合逻辑电路的分析与设计
组合逻辑电路的概念： 组合逻辑电路的概念： 电路任一时刻的输出状态只决定于该时刻 各输入状态的组合，而与电路的原状态无关。 各输入状态的组合，而与电路的原状态无关。
组合电路就是由门电路组合而成， 组合电路就是由门电路组合而成 ， 电路中没有记 忆单元，没有反馈通路。 忆单元，没有反馈通路。
= Ai Bi + ( Ai ⊕ Bi )C i- 1
S i = Ai ⊕ Bi ⊕ C i 1
C i = Ai Bi + ( Ai ⊕ Bi )C i- 1
根据逻辑表达式画出全加器的逻辑电路图： 根据逻辑表达式画出全加器的逻辑电路图：
& Ai Bi Ci-1 =1 Si ≥1 =1 Ci
Ai Bi Ci-1 CI ∑ CO Si Ci
4.3.3 译码器
第4章 组合逻辑电路
25
4.3 编码器
主要内容：
编码器的概念 由门电路构成的三位二进制编码器 由门电路构成的二-十进制编码器 优先编码器的概念 典型的编码器集成电路74LS148及74LS147
26
4.3.1 编码器的概念
在数字电路中，通常将具有特定含义的信息（ 数字或符号）编成相应的若干位二进制代码的过程 ，称为编码。实现编码功能的电路称为编码器。 编码器功能框图如下图所示。
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
30
根据上述各表达式可直接画出3位二进制编码 器的逻辑电路图如图所示。
31
2．优先编码器
优先编码器事先对输入端进行优先级别排序，在任何时 刻仅对优先级别高的输入端信号响应，优先级别低的输入端 信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑 符号和引脚图。功能表见表4－10（P86）。
13
4.2.2组合逻辑电路的设计举例
1．用与非门设计组合逻辑电路 例4-4 用与非门设计一个三变量“多数表决电路”。 解：（1）进行逻辑抽象，建立真值表： 用A、B、C表示参加表决的输入变量，“1”代表 赞成，“0”代表反对，用F表示表决结果，“1”代表 多数赞成，“0”代表多数反对。根据题意，列真值表。
15
16
2．用或非门设计组合逻辑电路
例4-6 用或非门设计例4-5(见课本)的逻辑电路。 F(A,B,C,D)=∑m(3,7,11,13,15)
数电PPT课件专题培训
【解】（1）列真值表：
设楼上开关为A 、
AB
Y
楼下开关为B，断
00
0
开时为0，闭合时
01
1
为1；设路灯为Y，
10
1
灯灭时为0，灯亮
11
0
时为1。
组合逻辑电路旳设计
【例】试设计一种在楼上、楼下均能开关路灯旳 控制逻辑电路，要求全用与非门实现。 【解】（2）写体现式：
AB 00 01 10 11
Y
Y AB AB
4 组合逻辑电路
4.1 组合逻辑电路旳分析
教学要求
1、了解逻辑电路旳分类及基本特点； 2、了解组合电路分析旳目旳； 3、掌握组合电路分析旳基本环节。
逻辑电路旳分类
组合 电路
特点：输出只取决于目前旳输入 构成：门电路（无记忆元件）
逻辑电路
时序 电路
目前旳输入 特点：输出取决于
原来旳状态 构成：组合电路 + 记忆元件
000
000 000
G BC AC
ABC00 01 11 10
01 0 0 1
11 0 0 0
BC
AC
课堂练习
2、由真值表填卡诺图,并化为最简与或式:
输入
ABC 000 100 010 001 011 101
110 111
输出
R GY 111 110 011 1 01 000
000
000 000
1 +1 10
本位 加数
C :进位
S:本位和
注意：二进制加法不同于逻辑加！
全加器
两个一位二进制数相加，除了本位旳两个 加数，还要考虑低位送来旳进位。
高位 进位
101 + 1、1、1 1 1 00
第四章组合逻辑电路习题
第四章组合逻辑电路一、填空题1、根据逻辑功能的不同特点，可将数字电路分成两大类：一类称为组合逻辑电路，另一类称为电路。
2、分析组合逻辑电路时，一般根据图写出逻辑函数表达式。
3、用门电路设计组合逻辑电路时，通常根据设计要求列出，再写出输出逻辑函数表达式。
4、组合逻辑电路的特点是输出状态只与，与电路原来的状态，其基本单元电路是。
5、译码器按功能的不同分为三种，，。
6、是编码的逆过程。
7、数据选择器是在的作用下，从中选择作为输出的组合逻辑电路。
8、2n选1数据选择器有位地址码。
9、8选1数据选择器在所有输入数据都为1时，其输出标准与-或表达式共有个最小项。
如所有输入数据都为0时，则输出为。
10、全加器有3个输入端，它们分别为，，和；输出端有2个，分别为、。
11、半导体数码显示器的内部接法有两种形式：共接法和共接法。
12、BCD-七段译码器/驱动器输出高电平有效时，用来驱动极数码管；如输出低电平有效时，用来驱动极数码管。
13、数据选择器只能用来实现输出逻辑函数，而二进制译码器不但可用来实现输出逻辑函数，而且还可用来实现输出逻辑函数。
14、在组合逻辑电路中，消除竞争冒险现象的主要方法有，，，。
二、判断题（）1、模拟量是连续的，数字量是离散的，所以模拟电路的精度要高于数字电路。
（）2、数据选择器是将一个输入数据分配到多个指定输出端的电路。
（）3、数值比较器是用于比较两组二进制数大小或相等的电路。
（）4、优先编码器只对多个输入编码信号中优先权最高的信号进行编码。
（）5、加法器是用于对两组二进制数进行比较的电路。
（）6、具有记忆功能的电路不是组合逻辑电路。
（）7、译码器的作用就是将输入的二进制代码译成特定的信号输出。
（）8、全加器只用于对两个一位二进制数相加。
（）9、数据选择器根据地址码的不同从多路输入数据中选择其中一路输出。
（）10、在任何时刻，电路的输出状态只取决于该时刻的输入，而与该时刻之前的电路状态无关的逻辑电路，称为组合逻辑电路。
第4章_组合逻辑电路习题解答
习题写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题图解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能分析图所示电路，写出输出函数F 。
习题图 解：[]B A B BB A F ⊕=⊕⊕⊕=)(已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．?解：B A B A B A AB B AB A AB B AB A F ⊕=•=•••=•••=由与非门构成的某表决电路如图所示。
其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。
（1） 试分析电路，说明决议通过的情况有几种。
（2） 【 （3） 分析A 、B 、C 、D 四个人中，谁的权利最大。
习题图解：（1）ABD BC CD ABD BC CD L ++=••=C & && & D $ L B A " =1=1 =1FFA B[FB A（2）(3)根据真值表可知，四个人当中C 的权利最大。
分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
&习题图解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕•⊕= (2)(3)当S 1S 0=00和S 1S 0=11时，该电路实现两输入或门，当S 1S 0=01时，该电路实现两输入或非门，当S 1S 0=10时，该电路实现两输入与非门。
(2)1￥电路逻辑功能为：“判输入ABC 是否相同”电路。
已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。
习题图:解：（1）根据波形图得到真值表：，(2)由真值表得到逻辑表达式为C AB BC A C B A F ++=、设∑=)14,12,10,9,8,4,2(),,,(m D C B A F ，要求用最简单的方法，实现的电路最简单。
数字电路第四章组合逻辑电路
(3)逻辑表达式：
Y A B C A B C A B C ABC A B CB C A B CB C ABC R AB BC AC AB BC AC
（4）画出电路（见仿真）
2、下图所示是具有两个输入X、Y和三个输出Z1、Z2、 Z3的组合电路。写出当X>Y时Z1 ＝1；X=Y时 Z2 ＝1；当X<Y时Z3 ＝1，写出电路的真值表， 求出输出方程。 解：A、列真值表： B、写出函数表达式：
可在K图中直接圈1化简得最简与或式。再对最简与或式 两次求反进行变换。 A C A B C B C
n 1 n n n n n n
B n Cn A n Cn A n B n B n C n A n Cn A n B n
C、 画出逻辑电路：
4、设计一组合电路，当接收的4位二进制数能被4整除 时，使输出为1。 A 、列真值表：数N＝8A+4B+2C+D 注：0可被任何数整除 B、写逻辑函数式：画出F的K图
3、优先编码器
优先编码器常用于优先中断系统和键盘编码。与普 通编码器不同，优先编码器允许多个输入信号同时有效， 但它只按其中优先级别最高的有效输入信号编码，对级 别较低的输入信号不予理睬。
常用的MSI优先编码器有10线—4线(如74LS147)、
8线—3线(如74LS148)。
Cn 1 Cn 1 Bn Cn A n Cn A n Bn
2)、用异或门实现Dn：
An Bn C n An Bn C n An Bn C n
3)、用与非门实现 Cn+1：
Dn An Bn C n An Bn C n An BnC n An BnC n
组合逻辑电路 4组合逻辑电路的分析
2021/7/28
14
4.2 组合逻辑电路的设计
一、组合逻辑电路的设计：根据实际逻辑问题，求出所 要求逻辑功能的最简单逻辑电路。 二、组合逻辑电路的设计步骤
1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、 输出变量，并定义逻辑状态的含义； 2、根据逻辑描述列出真值表； 3、由真值表写出逻辑表达式; 4、根据器件的类型,简化和变换逻辑表达式; 5、画出逻辑图。
1
C 1
& & Z
&
Z AC AC
2021/7/28
6
4.1 组合逻辑电路分析
A 1
B 1
C 1
X
&
&
&
Y
& & Z
&
3、列写真值表 真值表
AB CXY Z
2、表达式变换
0 0 0 00 0
0 0 1 00 1
X=A
0 1 0 01 0
0 1 1 01 1
Y AB AB AB AB 1 0 0 1 1 1
解：1. 写出输出逻辑表达式
A
B
S Z2 Z3 Z2 Z3
A AB B AB
A(A B) B(A B)
AB AB A B
C Z1 AB
2. 列写真值表。
3. 确定逻辑功能：半加器
2021/7/28
& Z2
A AB
&
Z1
AB
& S
& Z3
B AB
1
C
输入 AB 00 01 10 11
0000
0000 1 1 1 1 G2 G3 1 1 1 1
电子教案《数字电子技术(第5版_杨志忠)》教学资源第4章_组合逻辑电路
数字电子技术（第5版）第4章组合逻辑电路1.(261)要用n 位二进制数为N 个对象编码，必须满足（）。
A. N = 2nB. N ≥ 2nC. N ≤ 2nD. N = n答案.C2.(268)串行加法器的进位信号采用（）传递，并行加法器的进位信号采用（）传递。
A. 超前，逐位B. 逐位，超前C.逐位，逐位D.超前，超前答案.B3.(258)组合逻辑电路（）。
A. 可以用逻辑门构成B. 不可以用集成逻辑门构成C. 可以用集成逻辑门构成D. A与C均可答案.D4.(260)优先编码器的编码（）。
A.是唯一的B.不是唯一的C. 有时唯一，有时不唯一D. A、B、C都不对答案.A5.(262)用输出低电平有效的三线—八线译码器（74LS138）和逻辑门实现某一逻辑函数（）。
A. 一定用与非门B. 不一定用与非门C. 一定用非门D.一定用或门答案.B6.(263)要使三线—八线译码器74LS138能正常工作时，其使能端ST A，ST B，ST C的电平信号应是（）。
A. 100B. 111C. 000D. 011答案.A7.(264)一个有n位地址码的数据选择器,它的数据输入端有（）。
A. 2n 个B. 2n- 1个C. 2n – 1个D. n个答案.A8.(270)要消除竞争—冒险，下列说法中错误的是（）。
A. 修改逻辑设计B.引入封锁脉冲C. 加滤波电容D. 以上都不对答案.D9.(266)四位比较器（74LS85）的三个输出信号A>B，A=B，A<B中，只有一个是有效信号时，它呈现（）。
A. 高电平B. 低电平C. 高阻D.任意电平答案.A10.(269)已知CAB+A+，左式和右式的两个逻辑图分别是X和Y，产生+=AABBCC竞争—冒险的是（）。
A. XB. YC. X和YD.都不是答案.B11.(267)采用四位比较器（74LS85）对两个四位数比较时，最后比较的是（）。
A. 最高位B. 最低位C. 次高位D. 次低位答案.B12.(271)在下列逻辑电路中，不是组合逻辑电路的有（）。
数字电子技术第四章课后习题答案
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：ABSF+⊕=++ABSSSABB将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b)所示。
数字电子技术基础(第四版)-第4章-组合逻辑电路解析PPT课件
-
54
设计实例2：用2N选一数据选择器实现 N+1个变量的逻辑函数。
设计思想： ①将N个变量接数据选择器的选择输入端（即地址端） ②余下的一个变量作为数据选择器的数据输入端。
-
55
例：用74153实现三变量函数。
F (A ,B ,C ) m (1 ,3 ,5 ,6 )
解一：设B接A1，C接A0。
A
' 0
)
m2
'
...
Y7 ' ( A2 A1A0 ) m 7 '
-
45
-
46
-
47
三、用译码器构成函数发生器P186
例1：
请写出Y的逻辑函数式
Y(Y3'Y4'Y5')' Y3Y4 Y5
m3 m4 m5
m(3, 4,5)
Y A 'B C A B 'C ' A B 'C
-
48
例2：用74138构成下 列函数发生器：
F A 'B 'C A 'B C A B 'C A B C ' 0 B 'C ' ( A ' A ) B 'C A B C ' A 'B C
0 m 0 1 m 1 A m 2 A 'm 3
D 0 m 0 D 1 m 1 D 2 m 2 D 3 m 3
-
56
解二：设A接A1，B接A0。
4）画逻辑图（略）
-
31
三、优先编码器 8线-3线优先编码器
74HC148
-
1、功能表
输入：I 0 ~ I 7 ,共8个输入端
第四章 组合逻辑电路
填空题：1、常用的组合逻辑电路模块有：、、、2、加法器可分为和。
3、组合逻辑电路由各种组成；而时序逻辑电路主要由组成，且是必不可少，它主要由组成。
4、数字电路按照是否有记忆功能通常可分为两类：、。
5、半导体数码显示器的内部接法有两种形式：共接法和共接法。
6、任意两个最小项之和为。
7、对于逻辑函数BC+=，为了化简，利用逻辑代数的基本定理，可表示为CF+ABAF+AB=，但这可能引起型险象。
AC8、在数字系统中，将具有某些信息的符号变换成若干位进制代码表示，并赋予每组代码特定的含义，这个过程叫做。
9、实现编码操作的电路成为编码器，一般编码器有n个输入端，m个输出端，若输入低电平有效，则在任意时刻，只有个输入端可输入0，个输入端输入1。
10、一般编码器有n个输入端，m个输出端，若输入高电平有效，则在任意时刻，有个输入端可输入0，个输入端输入1。
11、一个有n个输入端和m个输出端的普通编码器，若任意时刻只允许一个输入端输入0，则该编码器输入有效电平为电平。
12、一个有n个输入端和m个输出端的普通编码器，若任意时刻只允许一个输入端输入1，则该编码器输入有效电平为电平。
13、译码的逆过程是。
14、编码是的逆过程。
15、译码器有多个输入端和多个输出端，每输入一组二进制代码，只有个输出端有效。
16、译码器有n个输入端，则其最多可以有个输出端。
17、74LS148是一个典型的优先编码器，该电路有个输入端和个输出端。
18、使用共阴极接法的LED数码管时，“共”端应接，a-g应接输出有效的显示译码器。
19、使用共阳极接法的LED数码管时，“共”端应接，a-g应接输出有效的显示译码器。
20、组合逻辑电路的特点是：电路在任一时刻输出信号稳态值由 决定（a 、该时刻电路输入信号；b 、信号输入前电路原状态），与 无关（a 、该时刻电路输入信号；b 、信号输入前电路原状态），属于 （a 、有；b 、非）记忆逻辑电路。
21、逻辑表达式))((C A B A Z ++=可能会产生 型险象。
数字电子技术第4章组合逻辑电路习题解答
001
0 10
0 11
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
0
1
0
0
1
（2）由真值表得到逻辑函数表达式为：
(3)画出逻辑电路图
4.10、试设计一个8421BCD码的检码电路。要求当输入量DCBA≤4，或≥8时，电路输出L为高电平，否则为低电平。用与非门设计该电路。
解：（1）根据题意列出真值表为：
100
101
110
111
0
1
1
1
1
1
1
0
(2)
电路逻辑功能为：“判输入ABC是否相同”电路。
4.7已知某组合电路的输入A、B、C和输出F的波形如下图所示，试写出F的最简与或表达式。
习题4.7图
解：（1）根据波形图得到真值表：
ABC
F
000
001
010
011
100
101
110
111
1
0
0
1
0
0
1
0
(2)由真值表得到逻辑表达式为
（1）试分析电路，说明决议通过的情况有几种。
（2）分析A、B、C、D四个人中，谁的权利最大。
习题4.4图
解：（1）
（2）
ABCD
L
ABCD
L
0000
0001
0010
0011
0100
0101
0110
0111
0
0
0
1
0
0
1
1
1000
1001
1010
1011
组合逻辑电路宣讲
E3 E2 E1 E0 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 ×××× ×××× ×××× ×××× ×××× ××××
根据两种BCD码旳 编码关系，列出真 值表。因为8421 BCD码不会出现 1010~1111这六种 状态， 所以把它视 为无关项。
第4章 组合逻辑电路
4.1 组合逻辑电路旳分析 4.2 组合逻辑电路旳设计 4.3 组合逻辑电路中旳竞争与冒险 4.4 经典旳组合逻辑集成电路 4.5 组合可编程逻辑器件
第4章 组合逻辑电路
基本单元电路—门电路 基本数学工具—逻辑代数
组合逻辑电路（组合电路） 数字电路
时序逻辑电路（时序电路）
第4章 组合逻辑电路
输出恒为 0，但当变量A由低电平变为高电平时，将产生一 宽度为tpd旳正脉冲。
A
B
≥1
1
4
门1
A
2
≥1 F 门2
3
≥1
门3
C 门4
tpd tpd
2tpd tpd
第4章 组合逻辑电路
4.3.2 竞争冒险旳鉴别 ① 代数法。当函数体现式在一定条件下能够简化成 F=X+X， 或F=X·X旳形式时，X旳变化可能引起冒 险现象。
Y=AC+BC+AB
（4）画逻辑图：
A
=1
B
=1
X
C
＆
＆
≥1
Y
＆
第4章 组合逻辑电路
【例4-5】用门电路设计一种将8421 BCD码转换为余3 码旳变换电路。
解： ① 分析题意， 拟定输入、输出变量。 该电路输入为8421 BCD码，输出为余3码，所以它是 一种四输入、四输出旳码制变换电路。
数字逻辑 第四章 组合逻辑电路
1
设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1， 灯灭时Y为0。根据逻辑要求列出真值表。
A B 0 1 0 1 Y 0 1 1 0
真值表
0 0 1 1
第四章 组合逻辑电路
2
2
逻辑表达式 或卡诺图
化 简 3
Y A B AB
用与非 门实现
A
已为最简与 或表达式
例2
逻辑图
第四章 组合逻辑电路
A B C 1
≥1
Y1 ≥1 Y3 1 Y
≥1 Y2
Y A B C 1
逻辑表 Y A B 2 达式
Y Y Y Y2 B A B C A B B 3 1
Y Y1 2 B Y 3
最简与或 表达式
Y ABC AB B AB B A B
例 5 设计一个组合逻辑电路，用于判别以余3码表示的1 位十进制数是否为合数。 解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。
因为按照余3码的编码规则，ABCD的取值组合不允许为 0000、0001、0010、1101、1110、1111，故该问题为包含无关 条件的逻辑问题，与上述6种取值组合对应的最小项为无关项， 即在这些取值组合下输出函数F的值可以随意指定为1或者为0， 通常记为“d”。
Y A B AB
& & & &
Y
最简与或 表达式
4
B
逻辑变换
5
用异或 门实现
A
Y A B
=1
Y
逻辑电路图
B
第四章 组合逻辑电路
数字电子技术 第4章 组合逻辑电路
图 4.3.8 7448逻辑符号图
数字电子技术
/// 16 ///
图4.3.9 7448驱动BS201A数码管的工作电路 图4.3.10 有灭零控制的8位数码显示系统
数字电子技术
/// 17 ///
3．译码器的应用 由于译码器的输出为最小项取反，而逻辑函数可以写成最小项之和的形式，故可以利用附加的 门电路和译码器实现逻辑函数。
组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。
数字电子技术
/// 4 ///
4.1.2 组合逻辑电路的分析
根据逻辑功能的不同特点，可以把数字电路分成两大类，分别是： （1）是组合逻辑电路（简称组合电路） （2）是时序逻辑电路（简称时序电路） 组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。
图4.5.6 数值比较器逻辑电路图
4.2.3 优先编码器
识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。 在优先编码器电路中，允许同时输入两个以上编码信号。 在设计优先编码器时已将所有的输入信号按优先顺序排了队，当几个编码信号同时出现时，只 对其中优先权最高的一个进行编码。
1．设计优先编码器线（4线-2 线优先编码器）
图4.1.3 组合逻辑电路设计步骤
数字电子技术
/// 6 ///
4.1.4 组合逻辑电路的竞争和冒险
同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到 达门输入端的时间会有先有后，这种现象称为竞争。
逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲的现象，称为冒险。
图4.1.6 两种冒险波形图
数字电子技术
/// 7 ///
4.2 编码器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
C 0 1 0 1 0 1 0 1
F 0 0 0 1 0 1 1 1
F = AB + AC + BC
= AB + AC + BC = AB ⋅ AC ⋅ BC
F = ABC + A BC + ABC + ABC
0 1 1 1 1
= ABC + ABC + ABC + ABC + ABC + ABC
= BC + AC + AB
译 码 E1 Y 器 Y
Y1
2
－ 译 码 器 8
3
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
3
19
Copyright by Gang Jin
20
Copyright by Gang Jin
5
译码器－－2－4译码器
z E 1 0 0 0 0 A1 × 0 0 1 1 A0 × 0 1 0 1
Y0
Y1 Y2
z z
译码器－－二进制译码器
z
译码：编码逆过程，将编好的代码译成相应的状态信息。 实现译码功能的电路就是译码器。
二进制译码器： 将N＝2n个信号（编码）译成n位信号状态 （高、低电平）。（如：2－4译码器，3－8译码器）
A2
z
常用译码器：
A1 A0 E
－
Y0
A1 A0 E1 E2A E2B
1、二进制译码器 2、二－十进制译码器 3、显示译码器
F0
13
Copyright by Gang Jin
Copyright by Gang Jin
编码器－－二－十进制编码器
z
编码器－－二－十进制编码器
输出函数：
F3 = Y8 + Y9 = Y8 ⋅ Y9 F2 = Y4 + Y5 + Y6 + Y7 = Y4 ⋅ Y5 ⋅ Y6 ⋅ Y7 F1 = Y2 + Y3 + Y6 + Y7 = Y2 ⋅ Y3 ⋅ Y6 ⋅ Y7 F0 = Y1 + Y3 + Y5 + Y7 + Y9 = Y1 ⋅ Y3 ⋅ Y5 ⋅ Y7 ⋅ Y9
组合逻辑电路
z
Fi = f ( x1 + x2 ...... + xn )
2
Copyright by Gang Jin
逻辑电路的分析与设计
z z
4.1 组合逻辑电路的分析
组合逻辑电路的分析 －－ 对于给定的组合逻辑电路，分析找出电路的逻辑功能。 分析方法与步骤：
逻辑电路的分析 －－ 对于给定的电路，分析找出电路的逻辑功能。
Y3
真值表 → 逻辑表达式
真值表→标准与或式的方法与步骤： 1、真值表中函数值找“1”； 2、输入变量：1－原变量；0－反变量，组成与项； 3、将与项相加，得到与或式。 A
输出函数( E = 0时)： ⎧Y = A A = m 1 0 0 ⎪ 0 ⎪ = = Y A A m ⎪ 1 1 0 1 ⎨ ⎪Y2 = A1 A0 = m2 ⎪ ⎪ ⎩ Y3 = A1 A0 = m3
I0 I1 I2 I3 I4 I5 I6 I7
1
线 － 线 编 码 器
F2 F1 F0
0 0 0 0 0 0 0
F2 = I 4 + I 5 + I 6 + I 7 F1 = I 2 + I 3 + I 6 + I 7 F0 = I1 + I 3 + I 5 +I0 ～I7均为0时， 输出即为I0编码
Y1
1 1 1 0 1 1 1 1 1 1
Y2
1 1 1 1 0 1 1 1 1 1
21
Copyright by Gang Jin
22
Copyright by Gang Jin
译码器－－2－4译码器
E 1 0 0 0 0 A1 × 0 0 1 1 A0 × 0 1 0 1
Y0
E1
译码器－－3－8译码器
E2A+ E2B × 1 0 0 0 0 0 0 0 0 A2 × × 0 0 0 0 1 1 1 1 A1 × × 0 0 1 1 0 0 1 1 A0 × × 0 1 0 1 0 1 0 1
A BC
A
3、由逻辑表达式列出真值表；
B A BC
B
C
F
1
4、由真值表概括出逻辑功能。
C
1 1
C
F = A BC + ABC + ABC + ABC
ABC
输入中有奇数个“1”时，输出为“1” 逻辑功能：三位奇数检验器
6
5
Copyright by Gang Jin
Copyright by Gang Jin
Y1
Y2
Y3
输出函数( E = 0时)： ⎧Y = A A = m 1 0 0 ⎪ 0 ⎪ Y = A A = m ⎪ 1 1 0 1 ⎨ ⎪Y2 = A1 A0 = m2 ⎪ ⎪ ⎩ Y3 = A1 A0 = m3
完整输出函数： Yi = Emi (i = 0,1,2,3)
Y0
1 1 0 1 1 1 1 1 1 1
F1 = I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 + I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 + I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 + I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 F0 = I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 + I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 + I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 + I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7
F1 0 0 1 1 0 0 1 1 0 0
F0 0 1 0 1 0 1 0 1 0 1
16
F3
1 （Y1） 2 （Y2） 3 （Y3） 4 （Y4） 5 （Y5） 6 （Y6） 7 （Y7） 8 （Y8） 9 （Y9）
线 － 线 编 码 器
10 4 BCD
F2
F0
15
Copyright by Gang Jin
17
Copyright by Gang Jin
18
z
CS标识是否存在优先级判断，编码工作时有效，其余状态时无效； E0使能输出端，无有效的输入时有效（用于下一级的使能输入端）； CS 、E0的不同组合标识电路的不同状态； 所有信号低电平有效。 Copyright by Gang Jin
4.3.2 译码器
4.2 组合逻辑电路的设计方法
z
组合逻辑电路的设计方法－－例子
z
组合逻辑电路的设计 －－ 实现逻辑功能最简单的组合逻辑电路。 设计方法与步骤：
z
例：请设计火警报灾系统。 要求：为仿误报，烟感应器、光感应器、温度感应器两种 或两种以上报警才确认火灾。
z
1、逻辑抽象，明确因果关系，确定输入、输出变量； 2、列出真值表，写出逻辑表达式； 3、化简逻辑表达式； 4、表达式变换；（根据器件类型要求）
z
1、从输入向输出逐级推导，得到最终的逻辑表达式； 逻辑电路的设计 －－ 实现逻辑功能最简单的逻辑电路。 2、化简逻辑表达式； 3、由逻辑表达式列出真值表； 4、由真值表文字概括出逻辑功能。（难点）
3
z
Copyright by Gang Jin
4
Copyright by Gang Jin
1
组合逻辑电路的分析方法－－实例
约束条件：I0~ I7同时只有一个取值为1； 化简得：
I1 I2 I3 I4 I5 I6 I7 F2
二进制编码器：用n位二进制代码对N＝2n个信号进行编码 的电路。（如：8线－3线编码器）
I0 I1 0 1 0 0 0 0 0 0 I2 0 0 1 0 0 0 0 0 I3 0 0 0 1 0 0 0 0 I4 0 0 0 0 1 0 0 0 I5 0 0 0 0 0 1 0 0 I6 0 0 0 0 0 0 1 0 I7 0 0 0 0 0 0 0 1 F2 F1 F 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
分析方法与步骤： 1、从输入向输出逐级推导，得到最终的逻辑表达式；（可设 几个中间变量）
z
A
A ABC
B
组合逻辑电路的分析方法－－例子
2、化简逻辑表达式；
F = ABC + ABC + A BC + ABC
= A⊕ B ⊕C
A 0 0 0 0 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 1 1 0 1 0 0 1
z
z
z
z 1.
z
2. 3.
z
11
Copyright by Gang Jin
3
编码器－－二进制编码器
z
编码器－－二进制编码器
输出函数：
F2 = I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 + I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 + I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 + I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7
6 1 × 0 1 1 1 1 1 1
5 × 1 × × 0 1 1 1 1 1
4 × 1 × × 0 1 1 1 1
× ×
E1=1，电路禁止编码 允许编码，无有效信号