第五章 我的中央处理器
第五章 中央处理器 黑
1、A.C. 23、采用4、CPU 5A.B.C.D. 6A.B.C.D. 78A.B.C.D. 9A. 10A.B.C.D. 11A.B.C.D.12、下列关于动态流水线正确的是（）A.动态流水线是在同一时间内，当某些段正在实现某种运算时，另一些段却在进行另一种运算，这样对提高流水线的效率很有好处，但会使流水线控制变得很复杂B. 动态流水线是指运算操作并行C. 动态流水线是指指令步骤并行D. 动态流水线是指程序步骤并行13、流水CPU是由一系列叫做“段”的处理线路组成的。
一个m段流水线稳定时的CPU的吞吐能力，与m个并行部件的CPU 的吞吐能力相比（）A.具有同等水平的吞吐能力B.不具备同等水平的吞吐能力C. 吞吐能力大于前者的吞吐能力D. 吞吐能力小于前者的吞吐能力14、设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为△t，若采用常规标量流水线处理机（即处理机的度为1 ）连续执行12条指令，共需15、若采用度为4的超标量流水线处理机，连续执行上述20条指令，只需16、设指令流水线把一条指令分为取指、分析、执行3个部分，且3部分的时间分别是t取指=2ns，t分析=2ns，t执行=1ns，则100条指令全部执行完毕需17、设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为t，若采用常规标量流水线处理机，连续执行8条指令，则流水线的加速比为18、指令流水线中出现数据相关是流水线将受阻，（）可解决数据相关问题。
A.增加硬件资源B.采用旁路技术C.采用分支预测技术D.以上都可以19、关于流水线技术的说法，错误的是（）A.超标量技术需要配置多个功能部件和指令译码电路等B.与超标量技术和超流水线技术相比，超长指令字技术对优化编译器要求更高，而无其他硬件要求C.流水线按序流动时，在RAM、WAR和WAW中，只可能出现RAW相关D.超流水线技术相当于将流水线在分段，从而提高每个周期内功能部件的使用次数二、综合应用题1、某计算机的数据通路结构如图所示，写出实现ADD R1，（R2）的未操作序列（含取指令及确定后继指令的地址）。
计算机组成原理教案(第五章)
(1) I1: ADD R1，R2，R3 ； I2: SUB R4，R1，R5 ；
3.联合控制方式
此为同步控制和异步控制相结合的方式。 情况（1） 大部分操作序列安排在固定的机器周 期中，对某些 时间难以确定的操作则以执行部件的“回答”信号作为本次操 作的结束； 情况（2） 机器周期的节拍脉冲数固定，但是各条指令周期的 机器周期数不固定。
5.4 微程序控制器
5.4.1 微命令和微操作
控 制 字 段 判别测试字段
下地址字段
按照控制字段的编码方法不同，水平型微指令又分为三种：
I. 全水平型(不译法)微指令 II. 字段译码法水平型微指令 III. 直接和译码相混合的水平型微指令。
2.垂直型微指令
微指令中设置微操作码字段，采用微操作码编译法，由 微操作码规定微指令的功能 ，称为垂直型微指令。
下面举4条垂直型微指令的微指令格式加以说明。设微指 令字长为16位，微操作码3位。
(1)寄存器-寄存器传送型微指令 (2)运算控制型微指令
(3)访问主存微指令 (4)
3.水平型微指令与垂直型微指令的比较
(1)水平型微指令并行操作能力强，效率高，灵活性强，垂直型微 指令则较差。
(2)水平型微指令执行一条指令的时间短，垂直型微指令执行时间 长。
5.8.3 流水线中的主要问题
流水过程中通常会出现以下三种相关冲突，使流水线断流。
1. 资源相关
资源相关是指多条指令进入流水线后在同一机器时钟周 期内争用同一个功能部件所发生的冲突。
2. 数据相关
在一个程序中，如果必须等前一条指令执行完毕后，才能 执行后一条指令，那么这两条指令就是数据相关的。
5.8 流水CPU
5.8.1 并行处理技术
王道计组第五章中央处理器思维导图脑图
处理取指周期、间址周期、中断周期的微指令序列通常是公用的。执行周期的微 指令序列各不相同
工作原理
取指周期的微指令序列固定从#0 开始存放。执行周期的微指令序列的存放根据指 令操作码确定
程序vs微程序﹔指令vs微指令;主存储器vs控制器存储器(CM);MAR vs CMAR;MDR vsCMDR;PCvs uPC;lR vs ulR
1.后一相关指令暂停一周期 2.资源重复配置：数据存储器+指令存储器
解决办法
1.结构因素（资源冲突）
数据相关指在一个程序中，存在必须等前一条指令执行完才能执行后一条指令的 情况，则这两条指令即为数据相关
1.把遇到数据相关的指令及其后续指令都暂停一至几个时钟周期，直到数据相关 问题消失后再继续执行。可分为硬件阻塞(stall)和软件插入“NOP”两种方法。
取指周期
将MAR所指主存中的内容经数据总线送入MDR，记做M(MAR)→MDR
将MDR中的内容（此时是指令）送入IR，记做：(MDR)→IR
CU发出控制信号，形成下一条指令地址，记做(PC)+1→PC
垂直型微指令
微指令的格式
优点：微指令短，简单，规整，便于编写微程序
缺点：微程序长，执行速度慢，工作效率低
在垂直型基础上增加一些不太复杂的并行操作 微指令较短，仍便于编写；微程序也不长，执行速度加快
第五章中央处理器习题参考答案1.请在括号内填入适当答案。在CPU中
第五章中央处理器习题参考答案1．请在括号内填入适当答案。
在CPU中：(1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）；(2) 保存当前正在执行的指令地址的寄存器是(程序计数器AR)；(3) 算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR）。
2．参见下图（课本P166图5.15）的数据通路。
画出存数指令"STA R1 ，(R2)"的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。
标出各微操作信号序列。
解："STA R1 ，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：3．参见课本P166图5.15的数据通路，画出取数指令"LDA（R3），RO"的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。
5．如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画时序产生器逻辑图。
解：节拍脉冲T1 ，T2 ，T3 的宽度实际等于时钟脉冲的周期或是它的倍数，此时T1 = T3 =200ns ，T2 = 400 ns ，所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。
为了消除节拍脉冲上的毛刺，环型脉冲发生器可采用移位寄存器形式。
下图画出了题目要求的逻辑电路图和时序信号关系。
根据关系，节拍脉冲T1 ，T2 ，T3 的逻辑表达式如下：T1 = C1·， T2 = ， T3 =6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。
已知微指令长度为32位，请估算控制存储器容量。
解：微指令条数为：（4-1）×80+1=241条取控存容量为：241×32/8=964B7. 某ALU器件使用模式控制码M，S3，S2，S1，C来控制执行不同的算术运算和逻辑操作。
中央处理器--l练习题
第五章中央处理器一、填空题1、目前CPU包括控制器、运算器和cache。
2、CPU的四个功能是：指令控制、操作控制、时间控制、数据加工。
3、CPU中，保存当前正在执行的指令的寄存器为指令寄存器IR，保存下一条指令地址的寄存器为程序计数器PC，保存CPU访存地址的寄存器为内存地址寄存器MAR。
4、CPU从主存取出一条指令并执行该指令的时间叫做指令周期，它常用若干个机器周期来表示，而后者又包含若干个时钟周期。
5、运算器进行的全部操作都是由控制器发出的控制信号来指挥的，所有它是执行部件。
6、在程序执行过程中，控制器控制计算机的运行总是处于取指令、分析指令和执行指令的循环之中。
7、顺序执行时PC的值自动加1，遇到转移和调用指令时，后续指令的地址是从指令寄存器的地址字段取得的。
8、CPU中用于存放当前正在执行的指令并为指令译码器提供信息的部件是指令寄存器IR。
9、状态寄存器是由各种状态标志位拼成的寄存器，如进位标志、溢出标志等。
10、控制器由于设计的方法的不同可分为组合逻辑控制器和微程序控制器。
11、控制器在生成各种控制信号时，必须按照一定的时序进行，以便对各种操作实施时间上的控制。
12、控制器发出的控制信号是空间因素和时间因素的函数，前者是指操作在什么条件下进行，后者是指操作在什么时候进行。
13、在微程序控制中，计算机执行一条指令的过程就是依次执行一个确定的微程序（微指令序列）的过程。
14、组合逻辑控制器又称为硬连线控制器，是由门电路组成的，它可以根据不同的指令产生不同的控制信号。
15、微程序控制器的核心部件是存储微程序的控制存储器，它一般是由只读存储器构成。
16、由于数据通路之间的结构关系，微操作可分为相容性和相斥性两种。
17、微程序入口地址是译码器根据指令的操作码产生的。
18、微指令的编码表示法是把一组相斥的微指令信号编码在一起。
19、微指令执行时，产生后续微地址的方法主要有：直接由微指令的下地址字段指出、根据机器指令的操作码形成。
计算机组成原理第6版(白中英)第5章中央处理器
5.2.1 指令周期的基本概念
也叫节拍脉冲或T周期，是计算机处理操作的基本时间单位。 在一个CPU周期内，要完成若干个微操作。这些微操作有的 可以同时执行，有的需要按先后次序串行执行。因而需要把 一个CPU周期分为若干个相等的时间段，每一个时间段称为 一个节拍脉冲或T周期。 时钟周期通常定义为机器主频的倒数。
10
5.2.1 指令周期的基本概念
CPU执行程序是一个“取指令—执行指令”的循环过程。
CPU从内存中取出一条指令，并执行这条指令的时间总和； 指令周期常用若干个CPU周期来表示。 又称机器周期，一般为从内存读取一条指令字的最短时间； 一个CPU周期可以完成CPU的一个基本操作。 一个CPU周期包含若干时钟周期。
3
3
5.1.2 CPU的基本组成
现代的CPU的组成
冯·诺依曼机的定义
• 运算器、控制器 、片内Cache；
控制器的主要功能
• 从内存中取出一条指令，并指出下条指令的存放位置；PC、IR
• 对指令进行译码，产生相应的操作控制信号；
ID、时序电路、操 作控制器
• 控制CPU、内存和输入/输出设备之间数据流动；
12
5.2.1 指令周期的基本概念
定长CPU周期的指令示意图：
单周期CPU：在一个时钟周期内完成从指令取出到得到结果的工作，
以最长指令为准，效率低，目前较少采用。
多周期CPU：将指令的执行分成多个阶段，每个阶段在一个时钟周期
内完成，因而时钟周期段，不同指令所用的周期数不同。以下仅讨论多周 期CPU。
求操作数 有效地址
14
5.2.1 指令周期的基本概念 一个简单的程序
地址 指令
说明
100
计算机组成原理第5章 中央处理器
19
第二节 一、指令执行分析 任何一条指令的执行都要经过读取指令、分析 指令和执行指令三个阶段。指令执行过程一般可分 为：1）取指令 2 3 4 5
20
图5.5
流水处理
21
二、 计算机的功能是执行程序。执行程序时，计算 机操作由一系列指令周期组成，每个周期执行一条 机器指令，而每个指令周期又由若干个机器周期组 成，一种通常的办法是分解成取指、取操作数、执 行和中断，只有取指和执行周期总是必有的。 1 2 图
10
二、时序控制方式 计算机的基本任务是执行指令。执行一条指令 的过程是分为若干步来实现的，每一步对应某些微 操作。由于不同指令所对应的微操作及繁简程度大 不相同，因而每条指令和每个微操作所需的执行时 间也不相同，这就需要引入时序信号来对这些微操 作进行定时控制。时序控制方式，就是指微操作与 时序信号之间采取何种关系。按照同步或非同步的 关系，可将时序控制方式分为同步控制和异步控制
13
计算机从取指令到执行完指令所需要的时间称 为指令周期。不同的指令，其功能不同，其指令周 期长短也就可以不同。在系统中，通常不为指令周 期设置时间标志信号，因而也不将其作为时序的一 级。时序信号通常划分为三级，即机器周期、节拍
14
图5.2
时序系统结构框图
15
3) 异步控制方式中没有统一的时钟信号，各部件 按自身固有的速度工作，通过应答方式进行联络， 常见的应答信号有准备好（READY）或等待（ WAIT
16
图5.3 多级时序
17
图5.4
异步应答流程
18
在CPU中，控制器的任务是决定在什么时间、 根据什么条件、发什么命令、做什么操作。因此， 产生微命令的基本依据是时间、指令代码、状态、 外部请求等。这些信息或作为逻辑变量，经组合逻 辑电路产生微命令序列；或形成相应的微程序地址， 通过执行微指令直接产生微命令序列。按照微命令 的产生方式，可将控制器分为组合逻辑控制器和微
计算机系统基础袁春风第二版课后答案
计算机系统基础袁春风第二版课后答案计算机系统基础是计算机科学与技术专业中非常重要的一门课程。
它主要介绍了计算机系统的基本原理、结构和运行机制等内容。
为了帮助同学们更好地理解和掌握这门课程，袁春风老师编写了《计算机系统基础》第二版，并在课后附上了一系列的习题与答案。
本文将就该书第二版的课后答案进行论述和解答。
第一章：计算机系统概述本章主要介绍了计算机系统的概念、发展历程以及计算机硬件和软件的基本组成部分等。
通过学习本章，同学们可以了解到计算机系统的总体结构，为后续章节的学习打下坚实的基础。
第二章：数字逻辑与数字系统本章主要介绍了数字逻辑与数字系统的基本概念和基本形式，如布尔代数、逻辑函数、逻辑门电路等。
同时，还涉及到数字系统的组合逻辑和时序逻辑设计等内容。
通过学习本章，同学们可以更好地理解和掌握数字逻辑与数字系统的相关知识，为后续章节的学习打下坚实的基础。
第三章：存储系统本章主要介绍了计算机存储系统的基本概念、结构和存储器的层次结构等。
同时，还涉及到存储系统的性能指标和存储器的组成原理。
通过学习本章，同学们可以更好地理解和掌握计算机存储系统的相关知识，为后续章节的学习打下坚实的基础。
第四章：指令系统本章主要介绍了计算机的指令系统和指令的执行方式等。
同时，还涉及到指令的寻址方式和指令的编码方式等内容。
通过学习本章，同学们可以更好地理解和掌握计算机的指令系统，为后续章节的学习打下坚实的基础。
第五章：中央处理器本章主要介绍了计算机的中央处理器(CPU)的基本组成和工作原理等。
同时，还涉及到CPU的指令执行过程和数据传输方式等内容。
通过学习本章，同学们可以更好地理解和掌握计算机的中央处理器的相关知识，为后续章节的学习打下坚实的基础。
第六章：总线与I/O系统本章主要介绍了计算机系统中的总线和I/O系统的基本概念和工作原理等。
同时，还涉及到总线的分类和总线的组织方式等内容。
通过学习本章，同学们可以更好地理解和掌握计算机系统中总线和I/O系统的相关知识，为后续章节的学习打下坚实的基础。
第五章 中央处理器
• 根据设计方法不同，操作控制器可分为 时序逻辑型、存储逻辑型、时序逻辑与 存储逻辑结合型三种。 • 1.硬布线控制器 • 是采用时序逻辑技术来实现的； • 2.微程序控制器 • 是采用存储逻辑来实现的； • 3.前两种方式的组合
2018年10月21日11时12 分 33
– 采用完全统一的机器周期执行各种不同的指令。这意 味这所有指令周期具有相同的节拍电位和相同的节拍 脉冲数。 – 采用不定长的机器周期。 – 中央控制和局部控制相结合。
• 中央控制：就是将大部分指令安排在固定的机器周期完成。 • 局部控制：对少数复杂的指令采用另外的时序进行定时。
2018年10月21日11时12 分 45
•控制器
由程序计数器(PC)、指令寄存器(IR)、指令译 码器、时序产生器和操作控制器组成，它是发布命 令的“决策机构”，即完成协调和指挥整个计算机 系统的操作。 控制器的主要功能有： 1.从内存中取出一条指令，并指出下一条指令在内 存中的位置。 2.对指令进行译码或测试，并产生相应的控制信号。 3.输出相应的控制信号，指挥并控制 CPU ，内存和 I/O之间的数据流动的方向。
2018年10月21日11时12 分 4
•运算器
由算术逻辑单位（ALU）、累加寄存器（AC）、 数据缓冲寄存器(DR)和状态条件寄存器(PSW)组成， 它是数据加工处理部件。 相对控制器而言，运算器接受控制器的命令而 进行动作，即运算器所进行的全部操作都是由控制 器发出的控制信号来指挥的，所以它是执行部件。 运算器的主要功能： 1.执行所有的算术运算。 2.执行所有的逻辑运算，并进行逻辑测试。
2018年10月21日11时12 分
16
2018年10月21日11时12 分
408中计算机组成原理选择题各章节分
408中计算机组成原理选择题各章节分408中计算机组成原理是一门重要的课程，它涵盖了计算机组成原理的各个方面。
在这门课程中，选择题是一种常见的考试形式，它能够帮助学生巩固知识，提高解题能力。
下面将对408中计算机组成原理选择题的各章节进行分析。
第一章：计算机系统概述。
这一章主要介绍了计算机系统的基本概念和组成部分。
选择题主要涉及计算机的发展历程、计算机的基本组成和计算机的性能指标等内容。
第二章：数据的表示和运算。
这一章主要介绍了计算机中数据的表示方式和运算方法。
选择题主要涉及二进制数的表示和转换、定点数和浮点数的表示和运算等内容。
第三章：存储器。
这一章主要介绍了计算机中的存储器的种类和组织方式。
选择题主要涉及存储器的层次结构、存储器的访问方式和存储器的容量等内容。
第四章：指令系统。
这一章主要介绍了计算机中的指令系统的设计和实现。
选择题主要涉及指令的格式和编码、指令的执行过程和指令的寻址方式等内容。
第五章：中央处理器。
这一章主要介绍了计算机中的中央处理器的结构和功能。
选择题主要涉及中央处理器的组成和工作原理、中央处理器的时序控制和数据通路设计等内容。
第六章：总线。
这一章主要介绍了计算机中的总线的种类和工作原理。
选择题主要涉及总线的分类和特点、总线的传输方式和总线的控制方式等内容。
第七章：输入输出系统。
这一章主要介绍了计算机中的输入输出系统的组成和工作原理。
选择题主要涉及输入输出设备的分类和特点、输入输出接口的设计和输入输出控制方式等内容。
第八章：中断和异常处理。
这一章主要介绍了计算机中的中断和异常处理的机制和方法。
选择题主要涉及中断的分类和处理过程、异常的产生和处理方式等内容。
通过对408中计算机组成原理选择题的各章节进行分析，我们可以看出，这门课程的内容非常丰富，涵盖了计算机组成原理的各个方面。
选择题能够帮助学生巩固知识，提高解题能力。
因此，学生在学习这门课程时，应该注重理论知识的学习，同时也要多做选择题，加强对知识的理解和应用能力。
中央处理器(教案).docx
第五章中央处理器（教案）a）学习目的与要求学习冃的：了解掌握计算机中央处理器的组成原理与控制方式学习要求：了解CPU的总体结构，掌握指令的执行过程，时序产生器的工作与控制原理，微程序控制技术，各种控制器的结构和工作原理。
本章主要内容：◊CPU的总体结构◊指令的执行与时序产生器◊微程序设计技术和微程序控制器◊硬布线控制器与门阵列控制器◊CPU的新技术b）应掌握的知识点i. CPU的总休结构CPU山控制器和运算器两个主要部件组成。
控制辭负责协调和指挥整个计算机系统的操作，控制计算机的各个部件执行程序的指令序列。
由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器等组成；运算器接受控制器的命令并负责完成对操作数据的加工处理任务，rh算术逻辑单元（ALU）、累加寄存器、数据缓冲寄存器和状态标志寄存器纽成。
CPU主要完成以下几方而的功能：（1 ）控制指令执行顺序；（2 ）控制指令操作；（3 ）控制操作时间；（4）执行算术、逻辑运算。
CPU中完成取指令和执行指令全过程的部件是操作控制器，其主要功能是根据指令操作码和时序信号的要求，产生各种操作控制信号，以便正确地建立数据通路。
操作控制器冇组合.逻辑控制器和微程序控制器两种，二者和差别是它们中的“控制信号形成部件”不同，反映了不同的设计原理和方法。
根据设计方法不同可分为：①硬布线控制器；②微程序控制器；③门阵列控制器。
CPU小除了操作控制器外，还必须有时序产牛器。
时序产牛器是对各种操作实施时间上的严格控制的部件。
CPU的组成如图5」所示。
图5.1 CPU主要组成部分逻辑结构图ii. 指令的执行与时序产生器1. 指令周期程序运行的过程是逐条执行指令的过程，而一条指令的执行乂分为取指令、取操作数和执行指令等时间段，这些吋间段在计算机中称为周期。
取出指令并执行该指令所需的时间称为指令周期。
如图5.2所示。
1.2.指令译码2.完成操作3.PC+! 3.结果回写4.送操作数地址 4.AC送存储器图5.2指令周期、取指周期、执行周期和微操作指令周期常常用若干个CPU周期数來表示。
第五章中央处理器(白中英第五版)方案
5.2 指令周期
【例1】教材图5.15所示为双总线结构机器的数据通路， IR为指令寄存器，PC为程序计数器(具有自增功能)，M 为主存(受R/W信号控制)，AR为地址寄存器，DR为数据 缓冲寄存器， ALU由加、减控制信号决定完成何种操作， 控制信号G控制的是一个门电路。另外，线上标注有小 圈表示有控制信号，例中yi表示y寄存器的输入控制信 号，R1o为寄存器R1的输出控制信号，未标字符的线为 直通线，不受控制。
2019年9月16日星期一
5.1 CPU的组成和功能
2.IR(指令寄存器) IR 用来保存当前正在执行的一条指令。当执行
一条指令时，先把它从内存取到DR中，然后再传送 至IR。指令划分为操作码和地址码字段，由二进制 数字组成。为了执行任何给定的指令，必须对操作 码进行测试，以便识别所要求的操作。 指令译码器 就是做这项工作的。指令寄存器中操作码字段的输 出就是指令译码器的输入。操作码一经译码后，即 可向操作控制器发出具体操作的特定信号。
5.1 CPU的组成和功能
3.cache 存储指令和数据。
2019年9月16日星期一
5.1 CPU的组成和功能
C P U 模 型
5.1 CPU的组成和功能
模型机各部件功能： • 寄存器的功能：暂存指令和数据
–数据缓冲寄存器（DR）： • 存运算结果及内部缓冲； • 缓冲CPU与外部（主存与外设）数据传送。
2019年9月16日星期一
5.1 CPU的组成和功能
由于大多数指令都是按顺序来执行的，所以修改的 过程通常只是简单的对PC加1。
但是，当遇到转移指令如JMP指令时，那么后继指 令的地址（即PC的内容)必须从指令的地址段取得。在 这种情况下，下一条从内存取出的指令将由转移指令来 规定，而不是像通常一样按顺序来取得。因此程序计数 器的结构应当是具有寄存信息和计数两种功能的结构。
西安电子科技大学_计算机组成原理第5章中央处理器_课件PPT
控制信号 指令译码 /控制器
F→IR
IR
总线B IR→B
设ALU的功能有： F = A + B (ADD)， F = A - B (SUB)， F = A + 1 (INC)， F = A - 1 (DEC)，
MAR F→MAR
ABUS
M
Read Write
DBUS
F→PC F→R0 F→R1
F→Rn-1
28
5了5条微指令I1～I5所发出的控制信号a～j。 设计微指令的控制字段，要求保持微指令本身的并 行性，需要最少的控制位数为______。
A. 6
B. 7
C. 8
D. 10
微指令
激活的控制信号
abcde f gh i j
I1 √
√√√
I2
√√
√√
I3
西安电子科技大学 计算机学院
计算机组成原理考研辅导
5 第 章 中央处理器
2021年9月3日 21:40:12
考研大纲
（一）CPU的功能和基本结构 （二）指令执行过程 （三）数据通路的功能和基本结构 （四）控制器的功能和工作原理
1. 硬布线控制器 2. 微程序控制器
微程序、微指令和微命令 微指令格式，微命令的编码方式 微地址的形成方式
水平型 垂直型 混合型
A1 A2 … An-1 An 判断测试字段 后续地址字段
操作控制
顺序控制
μOP 微操作码
Rd 目的地址
Rs 源地址
25
5.4 硬布线控制器和微程序控制器 二、微程序控制器 硬布线与微程序控制器的特点： 硬布线：速度快，不规整，修改及扩充困难 微程序：速度慢，规整，容易修改及扩充
第五章中央处理器习题参考答案
1．请在括号内填入适当答案。
在CPU中：(1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）；(2) 保存当前正要执行的指令地址的寄存器是(程序计数器PC)；(3) 算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR）。
2．参见下图（课本P166图5.15）的数据通路。
画出存数指令"STA R1 ，(R2)"的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。
标出各微操作信号序列。
解："STA R1 ，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：3．参见课本P166图5.15的数据通路，画出取数指令"LDA（R3），RO"的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。
5．如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画出时序产生器逻辑图。
解：节拍脉冲T1，T2，T3的宽度实际等于时钟脉冲的周期或是它的倍数，此时T1= T3=200ns ，T2 = 400 ns ，所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。
为了消除节拍脉冲上的毛刺，环型脉冲发生器可采用移位寄存器形式。
下图画出了题目要求的逻辑电路图和时序信号关系。
根据关系，节拍脉冲T1，T2，T3 的逻辑表达式如下：T1 = C1·， T2 = ， T3 =6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。
已知微指令长度为32位，请估算控制存储器容量。
解：微指令条数为：（4-1）×80+1=241条取控存容量为：256×32位=1KB7. 某ALU器件使用模式控制码M，S3，S2，S1，C来控制执行不同的算术运算和逻辑操作。
第5章中央处理器(CPU)CentralProcessingUnit(共162张PPT)
第三页，共一百六十二页。
2022/1/5
计算机组成与结构 第5章 中央处理器(CPU)
4
5.1 CPU的功能和基本结构
5.1.1 CPU的功能
• 对冯·诺依曼结构计算机，计算机对信息(xìnxī)进行处 理(或计算)是通过程序执行而实现的，程序是完成 某个确定算法的指令序列，要预先存放在存储器中。 将程序写入存储器后，便可由计算机自动完成指令 的执行，控制器的主要任务就是完成此项工作的， 它负责协调并控制计算机各部件执行程序的指令序 列，并对数据进行加工，其基本功能是取指令、分 析指令和执行指令 。
部件的反馈信号调整时序控制信号。
第十六页，共一百六十二页。
2022/1/5
计算机组成与结构 第5章 中央处理器(CPU)
17
5.2 数据通路的功能和基本结构
5.2.2 数据通路的基本结构
3. 总线：
• CPU内部各部件通过片内总线进行信息交换。
• CPU和计算机内的其他部件，如存储器、IO设备， 通过计算机内部总线连接(liánjiē)。
第五页，共一百六十二页。
2022/1/5
计算机组成与结构 第5章 中央处理器(CPU)
6
5.1 CPU的功能和基本结构
5.1.1 CPU的功能
• 此外，程序和数据要输入机器，运算结果要输出，机器运行过程中 出现的某些异常情况或请求要进行处理，人与机器之间要进行对话， 控制器还应具有以下功能：
• 4．控制程序和数据的输入与结果输出：根据程序安排或人的干预，在 适当的时候向输入输出设备发出一些相应的命令来完成(wán chéng)I/O功 能
15
5.2 数据通路的功能和基本结构
5.2.2 数据通路的基本结构
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3.节拍发生器:按先后顺序,循环地发出若干时钟周期信号,最后通过译码 电路,产生最后所需的节拍脉冲,通常由计数译码器电路组成.
4.周期状态触发器:产生电路与节拍发生器产生电路类似. 5.启停控制逻辑:控制时钟系统,只有当启动机器运行时,才允许发出所需 的时钟脉冲,而且,由于机器的启停是随机的,必须考虑发出的脉冲是完 整的.
信息从什么地方开始，中间经过哪个寄存器或多路开关，最后 传送到哪个寄存器，都要加以控制。在各寄存器之间建立数据通路 的任务，是由称为操作控制器的部件来完成的。操作控制器的功能， 就是根据指令操作码和时序信号，产生各种操作控制信号，以便正 确地建立数据通路，从而完成取指令和执行指令的控制。 根据设计方法不同，操作控制器可分为时序逻辑型、存储逻辑 型、时序逻辑与存储逻辑结合型三种。 1.硬布线控制器
6.状态条件寄存器（PSW）
状态条件寄存器保存由算术指令和逻辑指令运行或测试的结果 建立的各种条件码内容，如运算结果进位标志(C)，运算结果溢出 标志（V)，运算结果为零标 志(Z)，运算结果为负标志(N)等等。 这些标志位通常分别由 1位触发器保存
5.1.4 操作控制器与时序产生器
数据通路 是许多寄存器之间传送信息的通路。
5.2.5 NOP指令和JMP指令的指令周期(略) 5.2.6 用方框图语言表示指令周期
开始
PC AR ABUS DBUS DR IR PC+1 译码或测试
CLA 0 AC RD ADD IR AR STA IR AR WE JMP IR PC PC AR NOP
AR ABUS DBUS DR DR ALU ALU AC
第五章 中央处理器
• • • • • • • CPU的功能和组成 指令周期 时序产生器 微程序控制器 微程序设计技术 硬布线控制器 流水线工作原理
第五章 中央处理器
5.1 CPU的功能和组成 5.1.1 CPU的功能 *指令控制:产生下一条指令在内存中的地址 *操作控制:产生各种操作信号送往相应部件,以控制完成指令
(2)“SUB R1，R3”指令是一条减法指令，其指令周期流程图如图（b) 所示。与ADD指令不同的是：在执行指令阶段，微操作控制信号序 列有所不同。
5.3 时序产生器和控制方式
5.3.1 时序信号的作用和体制 计算机的协调动作需要时间标志，而时间标志则是用时序信号来体 现的。 硬布线控制器中，时序信号往往采用主状态周期-节拍电位-节拍 脉冲三级体制。 在微程序控制器中，时序信号比较简单，一般采用节拍电位-节拍 脉冲二级体制。 5.3.2 多级时序信号之间的关系: 由于指令周期不作为时序的一级,下图反映了机器周期、时钟周期、 时钟脉冲三级时序信号的关系。
T周期 CPU周期 (取指令)
CPU周期 (执行指令)
指令周期
定长CPU周期组成的指令周期
五条经典指令组成的程序
八进制地址 020 021 022 023 024 030 031 …
八进制内容 250 000 030 030 021 040 000 000 140 021 000 006 000 040 ..
5.1.3
CPU中的主要寄存器
1.数据缓冲寄存器（DR）
缓冲寄存器的作用是 ： (1)作为CPU和内存、外部设备之间信息传送的中转站； (2)补偿CPU和内存、外围设备之间在操作速度上的差别； (3)在单累加器结构的运算器中，数据缓冲寄存器还可兼作为操作 数寄存器。 2.指令寄存器（IR） 3.程序计数器（PC）
DB
MBR DR
5.1.2 CPU的组成
2. 运算器
内部总线
IR IR TMP LB
AC AC ACT LA
PC PC
译码 译码 器 器
时序 时序 与 与控制 控制 内 部 控 制 线
ALU
SH SH
内 部 控 制 线
F PSW
CB
由通用寄存器组GPR、 SP GPR SP GPR GPR GPR 算术逻辑单元(ALU)、 累加寄存器（AC）、 内部总线 程序状态字寄存器 MAR AR （PSW）、数据暂存 器（LA、LB）和移位 AB 器等组成。功能是执行 所有的算术运算和逻辑 运算。
所要求的动作
*时间控制:对各种操作信号实施时间上的控制,以保证计算机
有条不紊地连续自动工作
*数据加工:执行所有的算术运算和逻辑运算,并进行逻辑测试 5.1.2 CPU的组成 CPU由两个主要部分组成:控制器与运算器
第五章 中央处理器
DB
DR
5.1.2 CPU的组成
1.控制器
由程序计数器(PC)、 指令寄存器（IR）、指 令译码器、时序发生器 和操作控制器组成.功能 是负责协调与控制整个 计算机系统的操作. 控制器的结构可分为 组合逻辑型和微程序控 制型两种.
(2)ALU响应该控制信号，将累加寄存器AC的内容全部清零，从而 执行了CLA指令。
ALU
操作控制器 时序产生器
时钟 状态反馈
AC
(2) PC+1
PC
指令 译码器
(6)
000 020
+1
AR
(1) PC 000 020
(3) AR ABUS
CLA ADD 30 STA 40 NOP JMP 21 ..
例:某时序产生器的主要逻辑电路如图所示, φ 为脉冲时钟源输出的方波脉冲,C1C4为D触发器,T1-T4为四个输出的节拍脉冲.
T4 T1 T2 T3
C1 +5V
φ
Q D
Q CP
C2
Q D
Q CP C3
Q D
Q CP
R
φ
S Q Q
脉冲源
C4
CLR D
CP
φ
T1-T4为四个输出节拍脉冲,其译码逻辑表达式为:
AR ABUS AC DR DR DBUS
例:下图所示为双总线结构机器的数据通路,M为主存(受R/W信号控制),ALU由加、 减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标 注有小圈表示有控制信号，如yi表示y寄存器的输入控制信号，R1o为寄存器R1的 输出控制信号，未标注字符的线为直通线，不受控制。 （1）ADD R2，R0的功能为（R0）+（R2） R0，画出指令周期流程图，并列 出相应的微操作控制信号序列。 （2）SUB R1，R3的功能为（R3）-（R1） R3，要求同上。
内部总线
IR 译码 器
AC LA LB
PC
SP
GPR
GPR
内部总线
内 部 控 制 线
AR
ALU
SH PSW
内 部 控 制 线
时序 与 控制
AB
CB
(1)从内存中取出一条指令，并指出下一条指令在内 存中的位臵； (2)对指令进行译码或测试，并产生相应的操作控制 信号，以便启动规定的动作； (3)指挥并控制CPU、内存和输入/输出设备之间数据 流动的方向。
时钟 状态反馈
AC
000 000
指令 译码器
IR DR
PC
000 022 000 030
(1) AR ABUS
CLA ADD 30 STA 40 NOP JMP 21 ..
+1
AR
000 006
ABUS
20 21 22 23 24 … 30
(2) DBUS
DBUS
DR
000 006
5.2.4
STA指令的指令周期由三个CPU周期组成
AR
(5ቤተ መጻሕፍቲ ባይዱ DR IR
IR DR
(4) DBUS
DBUS
ABUS
20 21 22 23 24 … 30
DR
000 006
5.2.3ADD指令的指令周期 (第二个CPU周期--送操 作数地址) AC
ALU
操作控制器 时序产生器
时钟 状态反馈
000 000
指令 译码器
IR DR
PC
000 022 000 030
C1 +5V
Q D
Q CP
C2
Q D
Q CP C3
Q D
Q CP
R
φ
S Q Q
脉冲源
C4
CLR D
CP
φ
T1-T3为四个输出节拍脉冲,其
译码逻辑表达式为:T1=C1*C2 T2=C2 T3= C1
1
2
3
4
5
6
7
8
9
10
φ C4 C1 C2 C3
T1
200ns 400ns 200ns
T2
T3
CPU周期
助记符 CLA ADD 30 STA 40 NOP JMP 21
数 据
040
5.2.2 CLA指令的指令周期 CLA是一条非访内指令,需要两个CPU周期.即分别进行取指 令和执行指令.
…
存和数单元
…
5.2.2 CLA 非访内指令的指令周期
5.2.2 CLA 非访内指令的指令周期
1取指令阶段 (1)程序计数器PC的内容20(八进制)被装入地址寄存器AR； (2)程序计数器内容加1，变成21，为取下一条指令做好准备；
(3)地址寄存器的内容被放到地址总线上；
(4)所选存储器单元20的内容经过数据总线，传送到数据缓冲寄 存器DR； (5)缓冲寄存器的内容传送到指令寄存器IR； (6)指令寄存器中的操作码被译码或测试； (7)CPU识别出是指令CLA，至此，取指令阶段即告结束。 2执行指令阶段
(1)操作控制器送一控制信号给算术逻辑运算单元ALU；
IRi R/W xi + _ A L U Y IRo PCo yi DRo G
Ａ总线
PCi