六十进制计数器设计
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3、本次课程设计也反映出很多问题，比如竞争—冒险现象是很 常见的，并且消除此现象并不是很容易，尤其是对结构复杂的电路而言，往往消 除了一处竞争—冒险现象，又产生了另一处，此问题需要我以后多加注意。
4.2 实验的体会与收获 1、本设计原理简单，结构清晰，较为容易仿真成功。从本次课
程设计中使我获益匪浅， 2、在实验过程中要用心面对每一个问题，通过不断的努力去解
决这些问题.在解决设计问题的同时自己也在其中有所收获。 3、首先使我对数电这门课程有了更深的体会，通过对 60 进制计
数器的设计使我将以前所学的理论知识运用到实际中去，使用 Multisim 软件进 行仿真，使我找到了很多以前没有完全理解的知识，通过再次查找资料，我又学 会了很多。
第 11页 共 14 页
2.六十进制计数器设计描述···········································4 2.1 设计的思路·······················································6 2.2 设计的实现·······················································6
×××××0 0 0 0
×d c b a d c b a
第 4页 共 14 页
01 01
1 1
×××× ××××
成都理工大学工程技术学院 数字电路设计报告
加计数
减计数
4) 利用两片 74ls192 分别作为六十进制计数器的高位和低位，分别 与数码管连接。把其中的一个芯片连接构成十进制计数器，另一 个通过一个与门器件构成一个六进制计数器。
3. 六十进制计数器的设计与仿真····································7 3.1 基本电路分析设计··············································7 3.2 计数器电路的仿真·············································10
第 5页 共 14 页
成都理工大学工程技术学院 数字电路设计报告
00。此电路可以作为简易数字时钟的分钟显示。下图为 60 进制计 数器的总体框图。
译码显示
译码显示
进位
置数
十进制计数 器（十位）
十进制计数 器（个位）
时钟脉冲 图 1 系统总体框图
3. 六十进制计数器的设计与仿真 3.1 基本电路分析设计 1) 十进制计数器（个位）电路本电路采用 74LS160 作为十进制计数 器，它是一个具有异步清零、同步置数、可以保持状态不变的 十进制上升沿计数器。 2) 功能表如下； 表 1 十进制计数器功能表
1.2 计数器设计组成 1) 用两个 74ls192 芯片和一个与非门实现。 2) 当定时器递增到 59 时，定时器会自动返回到 00 显示，然后继续计 时。 3) 本设计主要设备是两个 74LS160 同步十进制计数器，并且由 200HZ， 5V 电源供给。作高位芯片与作低芯片位之间级联。 4) 两个芯片间的级联。
第 2页 共 14 页
成都理工大学工程技术学院 数字电路设计报告
1 概述 计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还
常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源 来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器、十 进制计数器和任意进制计数器。根据计数器的增减趋势，又分为加法、减法和可 逆计数器。还有可预制数和可变程序功能计数器等等。目前，无论是 TTL 还是 CMOS 集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件 手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。
CP
RD`
LD`
EP
×
0
×
↑
1
0
×
×
1
1
0ቤተ መጻሕፍቲ ባይዱ
×
1
1
×
↑
1
1
1
连接方式如下图：
ET
工作状态
×
置零
×
预置数
1
保持
0
保持
1
计数
第 6页 共 14 页
成都理工大学工程技术学院 数字电路设计报告
图 2 十进制计数器（个位） 3) 十进制计数器（十位）电路
图 3 十进制计数器（十位） 4) 时钟脉冲电路
5V 200Hz
2.六十进制计数器设计描述
第 3页 共 14 页
成都理工大学工程技术学院 数字电路设计报告
2.1 设计的思路 1) 芯片介绍：74LS192 为加减可逆十进制计数器，CPU 端是加计数 器时钟信号，CPD 是减计数时钟信号 RD=1 时无论时钟脉冲状态 如何，直接完成清零功能。RD=0，LD=0 时，无论时钟脉冲状态 如何，输入信号将立即被送入计数器的输出端，完成预置数功能。 2) 十进制可逆计数器 74LS192 引脚图管脚及功能表 3) 74LS192 是同步十进制可逆计数器，它具有双时钟输入，并具有 清除和置数等功能，其引脚排列及逻辑符号如下所示：
图 5-4 74LS192 的引脚排列及逻辑符号
（a）引脚排
列
(b) 逻辑符号
图中： 为置数端， 为加计数端， 为减计数端， 为非同步进位输
出端， 器输入端，
为非同步借位输出端，P0、P1、P2、P3 为计数 为清除端，Q0、Q1、Q2、Q3 为数据输出端。
MR
1
×
×
00
×
输入
输出
P3 P2 P1 P0 Q3 Q2 Q1 Q0
4.总结········································································13 4.1 遇到的问题及解决方法········································13 4.2 实验的体会与收获···············································14
DCD-HEX Vcc +5v +5V 200Hz
3.2 计数器电路的仿真 1) 进入 Multisim10.0 界面
数量 2片
各1个 2只 1个 1个
用途 级联构成 60 进制计
数器
辅助设计构成其他 计数器
显示数字计数 提供电压
提供时钟脉冲电压
第 8页 共 14 页
成都理工大学工程技术学院 数字电路设计报告
第 10页 共 14 页
成都理工大学工程技术学院 数字电路设计报告
4.总结 4.1 遇到的问题及解决方法 1、在设计过程中我查阅了大量的资料，了解了许多关于计数器
设计方面的问题，进一步理解了各种元器件的使用方法。 2、这次课程设计让我学到了很多，不仅掌握了简单的电子电路
的设计与制作，也掌握了毕业设计写作的方法和格式。在制作电路时，我深深体 会到连接电路时一定要认真仔细，每一步骤都要认真分析。
图 4 时钟脉冲电路 5) 置数电路
第 7页 共 14 页
图 5 置数电路 6) 进位电路
成都理工大学工程技术学院 数字电路设计报告
图 6 进位电路 7) 译码显示电路
图 7 译码显示电路 8) 选定仪器列表
仪器名称
型号
同步十进制计数 器
74LS192
与门
74ALS09N
共阴极显示器 电压源 时钟脉冲
2) 右击空白处，选择放置元件，进入元器件选择区，选择要放置的 元件，然后单击放置。
3) 放置好各种器件之后，即可进行线路连接，同时标明所需参数值。 设置元器件的参数时，用鼠标双击，弹出属性对话框，分别给 元件赋值，并设置名称标号。
第 9页 共 14 页
成都理工大学工程技术学院 数字电路设计报告
4) 确认电路无误后，即可单击仿真按钮，实现对电路的仿真工作。 5) 观察结果看是否与理论分析的预测结果相同。
5) 如下图：
2.2 设计的实现 1) 两芯片之间级联；把作高位芯片的进位端与下一级 up 端连接这是 由两片 74LS90 连接而成的 60 进制计数器，低位是连接成为一个 十进制计数器，它的 clk 端接的是低位的进位脉冲。高位接成了 六进制计数器。当输出端为 0101 的时候在下个时钟的上升沿把 数据置数成 0000 这样就形成了进制计数器，连个级联就成为了 60 进制计数器，分别可以作为秒和分记时。 2) 方案的实现： 使用 200HZ 时钟信号作为计数器的时钟脉冲。根据设计基理可知， 计数器初值为 00，按递增方式计数，增到 59 时，再自动返回到
成都理工大学工程技术学院 数字电路设计报告
六十进制计数器 设计报告
姓 名：
学 号：
班 级： 13 电气工程 1 班
系 别： 自动化工程系
指导教师：
时 间：
2015-1-10
第 1页 共 14 页
目录
成都理工大学工程技术学院 数字电路设计报告
1.概述 2 ······································································ 1.1 计数器设计目的················································3 1.2 计数器设计组成················································3
计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子 产品。如定时器，报警器、时钟电路中都有广泛用途。在配合各种显示器件的情 况下实现实时监控，扩展更多功能。
1.1 计数器设计目的 1) 每隔 1s，计数器增 1；能以数字形式显示时间。 2) 熟练掌握计数器的各个部分的结构。 3) 计数器间的级联。 4) 不同芯片也可实现六十进制。
4.2 实验的体会与收获 1、本设计原理简单，结构清晰，较为容易仿真成功。从本次课
程设计中使我获益匪浅， 2、在实验过程中要用心面对每一个问题，通过不断的努力去解
决这些问题.在解决设计问题的同时自己也在其中有所收获。 3、首先使我对数电这门课程有了更深的体会，通过对 60 进制计
数器的设计使我将以前所学的理论知识运用到实际中去，使用 Multisim 软件进 行仿真，使我找到了很多以前没有完全理解的知识，通过再次查找资料，我又学 会了很多。
第 11页 共 14 页
2.六十进制计数器设计描述···········································4 2.1 设计的思路·······················································6 2.2 设计的实现·······················································6
×××××0 0 0 0
×d c b a d c b a
第 4页 共 14 页
01 01
1 1
×××× ××××
成都理工大学工程技术学院 数字电路设计报告
加计数
减计数
4) 利用两片 74ls192 分别作为六十进制计数器的高位和低位，分别 与数码管连接。把其中的一个芯片连接构成十进制计数器，另一 个通过一个与门器件构成一个六进制计数器。
3. 六十进制计数器的设计与仿真····································7 3.1 基本电路分析设计··············································7 3.2 计数器电路的仿真·············································10
第 5页 共 14 页
成都理工大学工程技术学院 数字电路设计报告
00。此电路可以作为简易数字时钟的分钟显示。下图为 60 进制计 数器的总体框图。
译码显示
译码显示
进位
置数
十进制计数 器（十位）
十进制计数 器（个位）
时钟脉冲 图 1 系统总体框图
3. 六十进制计数器的设计与仿真 3.1 基本电路分析设计 1) 十进制计数器（个位）电路本电路采用 74LS160 作为十进制计数 器，它是一个具有异步清零、同步置数、可以保持状态不变的 十进制上升沿计数器。 2) 功能表如下； 表 1 十进制计数器功能表
1.2 计数器设计组成 1) 用两个 74ls192 芯片和一个与非门实现。 2) 当定时器递增到 59 时，定时器会自动返回到 00 显示，然后继续计 时。 3) 本设计主要设备是两个 74LS160 同步十进制计数器，并且由 200HZ， 5V 电源供给。作高位芯片与作低芯片位之间级联。 4) 两个芯片间的级联。
第 2页 共 14 页
成都理工大学工程技术学院 数字电路设计报告
1 概述 计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还
常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源 来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器、十 进制计数器和任意进制计数器。根据计数器的增减趋势，又分为加法、减法和可 逆计数器。还有可预制数和可变程序功能计数器等等。目前，无论是 TTL 还是 CMOS 集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件 手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。
CP
RD`
LD`
EP
×
0
×
↑
1
0
×
×
1
1
0ቤተ መጻሕፍቲ ባይዱ
×
1
1
×
↑
1
1
1
连接方式如下图：
ET
工作状态
×
置零
×
预置数
1
保持
0
保持
1
计数
第 6页 共 14 页
成都理工大学工程技术学院 数字电路设计报告
图 2 十进制计数器（个位） 3) 十进制计数器（十位）电路
图 3 十进制计数器（十位） 4) 时钟脉冲电路
5V 200Hz
2.六十进制计数器设计描述
第 3页 共 14 页
成都理工大学工程技术学院 数字电路设计报告
2.1 设计的思路 1) 芯片介绍：74LS192 为加减可逆十进制计数器，CPU 端是加计数 器时钟信号，CPD 是减计数时钟信号 RD=1 时无论时钟脉冲状态 如何，直接完成清零功能。RD=0，LD=0 时，无论时钟脉冲状态 如何，输入信号将立即被送入计数器的输出端，完成预置数功能。 2) 十进制可逆计数器 74LS192 引脚图管脚及功能表 3) 74LS192 是同步十进制可逆计数器，它具有双时钟输入，并具有 清除和置数等功能，其引脚排列及逻辑符号如下所示：
图 5-4 74LS192 的引脚排列及逻辑符号
（a）引脚排
列
(b) 逻辑符号
图中： 为置数端， 为加计数端， 为减计数端， 为非同步进位输
出端， 器输入端，
为非同步借位输出端，P0、P1、P2、P3 为计数 为清除端，Q0、Q1、Q2、Q3 为数据输出端。
MR
1
×
×
00
×
输入
输出
P3 P2 P1 P0 Q3 Q2 Q1 Q0
4.总结········································································13 4.1 遇到的问题及解决方法········································13 4.2 实验的体会与收获···············································14
DCD-HEX Vcc +5v +5V 200Hz
3.2 计数器电路的仿真 1) 进入 Multisim10.0 界面
数量 2片
各1个 2只 1个 1个
用途 级联构成 60 进制计
数器
辅助设计构成其他 计数器
显示数字计数 提供电压
提供时钟脉冲电压
第 8页 共 14 页
成都理工大学工程技术学院 数字电路设计报告
第 10页 共 14 页
成都理工大学工程技术学院 数字电路设计报告
4.总结 4.1 遇到的问题及解决方法 1、在设计过程中我查阅了大量的资料，了解了许多关于计数器
设计方面的问题，进一步理解了各种元器件的使用方法。 2、这次课程设计让我学到了很多，不仅掌握了简单的电子电路
的设计与制作，也掌握了毕业设计写作的方法和格式。在制作电路时，我深深体 会到连接电路时一定要认真仔细，每一步骤都要认真分析。
图 4 时钟脉冲电路 5) 置数电路
第 7页 共 14 页
图 5 置数电路 6) 进位电路
成都理工大学工程技术学院 数字电路设计报告
图 6 进位电路 7) 译码显示电路
图 7 译码显示电路 8) 选定仪器列表
仪器名称
型号
同步十进制计数 器
74LS192
与门
74ALS09N
共阴极显示器 电压源 时钟脉冲
2) 右击空白处，选择放置元件，进入元器件选择区，选择要放置的 元件，然后单击放置。
3) 放置好各种器件之后，即可进行线路连接，同时标明所需参数值。 设置元器件的参数时，用鼠标双击，弹出属性对话框，分别给 元件赋值，并设置名称标号。
第 9页 共 14 页
成都理工大学工程技术学院 数字电路设计报告
4) 确认电路无误后，即可单击仿真按钮，实现对电路的仿真工作。 5) 观察结果看是否与理论分析的预测结果相同。
5) 如下图：
2.2 设计的实现 1) 两芯片之间级联；把作高位芯片的进位端与下一级 up 端连接这是 由两片 74LS90 连接而成的 60 进制计数器，低位是连接成为一个 十进制计数器，它的 clk 端接的是低位的进位脉冲。高位接成了 六进制计数器。当输出端为 0101 的时候在下个时钟的上升沿把 数据置数成 0000 这样就形成了进制计数器，连个级联就成为了 60 进制计数器，分别可以作为秒和分记时。 2) 方案的实现： 使用 200HZ 时钟信号作为计数器的时钟脉冲。根据设计基理可知， 计数器初值为 00，按递增方式计数，增到 59 时，再自动返回到
成都理工大学工程技术学院 数字电路设计报告
六十进制计数器 设计报告
姓 名：
学 号：
班 级： 13 电气工程 1 班
系 别： 自动化工程系
指导教师：
时 间：
2015-1-10
第 1页 共 14 页
目录
成都理工大学工程技术学院 数字电路设计报告
1.概述 2 ······································································ 1.1 计数器设计目的················································3 1.2 计数器设计组成················································3
计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子 产品。如定时器，报警器、时钟电路中都有广泛用途。在配合各种显示器件的情 况下实现实时监控，扩展更多功能。
1.1 计数器设计目的 1) 每隔 1s，计数器增 1；能以数字形式显示时间。 2) 熟练掌握计数器的各个部分的结构。 3) 计数器间的级联。 4) 不同芯片也可实现六十进制。