计算机组成原理实验报告材料
计算机组成原理实验报告
实验一：数字逻辑——交通灯系统设计子实验1：7 段数码管驱动电路设计（1）理解利用真值表的方式设计电路的原理；（2）利用Logisim 真值表自动生成电路的功能，设计一个 7 段数码管显示驱动。
二、实验方案设计7 段数码管显示驱动的设计方案：（1）输入：4 位二进制（2）输出：7 段数码管 7 个输出控制信号（3）电路引脚：（4）实现功能：利用 7 段数码管显示 4 位二进制的 16 进制值（5）设计方法：由于该实验若直接进行硬件设计会比较复杂，而7 段数码管显示的真值表较容易掌握，所以我们选择由真值表自动生成电路的方法完成该实验。
先分析设计 7 段数码管显示驱动的真值表，再利用Logisim 中的“分析组合逻辑电路”功能，将真值表填入，自动生成电路。
（6）真值表的设计：由于是 4输入 7输出，真值表共有 16 行。
7输出对应 7个引脚，所以需要依次对照LED 灯的引脚顺序进行设计，如下图所示（注意LED 的引脚顺序）：三、实验步骤（1）在实验平台下载实验框架文件RGLED.circ；（2）在Logisim 中打开RGLED.circ 文件，选择数码管驱动子电路；（3）点击“工程”中的“分析组合逻辑电路”功能，先构建4输入和7输出，再在“真值表”中，将已设计好的真值表的所有数值仔细对照着填入表格中，确认无误后点击“生成电路”，自动生成的电路如下图所示：（4）将子电路封装为如下形式：（5）进行电路测试：·自动测试在数码管驱动测试子电路中进行测试；·平台评测自动测试结果满足实验要求后，再利用记事本打开RGLED.circ 文件，将所有文字信息复制粘贴到Educoder 平台代码区域，点击评测按钮进行测试。
四、实验结果测试与分析（1）自动测试的部分结果如下：（2）平台测试结果如下：综上，本实验测试结果为通过，无故障显示。
本实验的关键点在于：在设计时需要格外注重LED 灯的引脚顺序，保证0-9 数字显示的正确性，设计出正确的真值表。
计算机组成原理数据通路实验报告
计算机组成原理数据通路实验报告计算机组成原理实验报告计算机组成原理实验报告实验一基本运算器实验一、实验目的1. 了解运算器的组成结构2. 掌握运算器的工作原理3. 深刻理解运算器的控制信号二、实验设备PC机一台、TD-CMA实验系统一套三、实验原理1. (思考题)运算器的组成包括算数逻辑运算单元ALU（Arithmetic and Logic Unit）、浮点运算单元FPU（Floating Point Unit）、通用寄存器组、专用寄存器组。
①算术逻辑运算单元ALU （Arithmetic and Logic Unit）ALU主要完成对二进制数据的定点算术运算（加减乘除）、逻辑运算（与或非异或）以及移位操作。
在某些CPU中还有专门用于处理移位操作的移位器。
通常ALU由两个输入端和一个输出端。
整数单元有时也称为IEU（IntegerExecution Unit）。
我们通常所说的“CPU 是XX位的”就是指ALU所能处理的数据的位数。
②浮点运算单元FPU（Floating Point Unit）FPU主要负责浮点运算和高精度整数运算。
有些FPU还具有向量运算的功能，另外一些则有专门的向量处理单元。
③通用寄存器组通用寄存器组是一组最快的存储器，用来保存参加运算的操作数和中间结果。
④专用寄存器专用寄存器通常是一些状态寄存器，不能通过程序改变，由CPU自己控制，表明某种状态。
而运算器内部有三个独立运算部件，分别为算术、逻辑和移位运算部件，逻辑运算部件由逻辑门构成，而后面又有专门的算术运算部件设计实验。
下图为运算器内部原理构造图2. 运算器的控制信号实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4，CLR都连接至CON单元的CLR按钮。
T4由时序单元的TS4提供（脉冲信号），其余控制信号均由CON单元的二进制数据开关模拟给出。
控制信号中除T4为脉冲信号外，其余均为电平信号，其中ALU_B为低有效，其余为高有效。
计算机组成实验报告
计算机组成实验报告计算机组成实验报告(共3篇)篇一：《计算机组成与结构》实验报告11 .实验目的：1)．学习和了解TEC-2000 十六位机监控命令的用法；2)．学习和了解TEC-2000 十六位机的指令系统；3)．学习简单的TEC-2000 十六位机汇编程序设计；2.实验内容：1)．使用监控程序的R 命令显示/修改寄存器内容、D 命令显示存储器内容、E 命令修改存储器内容；2)．使用 A 命令写一小段汇编程序，U 命令反汇编刚输入的程序，用G 命令连续运行该程序，用T、P 命令单步运行并观察程序单步执行情况；3、实验步骤1)．关闭电源，将大板上的COM1 口与PC 机的串口相连；2)．接通电源，在PC 机上运行PCEC.EXE 文件，设置所用PC 机的串口为“1”或“2”, 其它的设置一般不用改动,直接回车即可；3)．置控制开关为00101（连续、内存读指令、组合逻辑、16 位、联机），开关拨向上方表示“1”，拨向下方表示“0”，“X”表示任意。
其它实验相同；4)．按一下“RESET”按键,再按一下“START”按键，主机上显示：TEC-2000 CRT MONITOR Version 1.0 April 2001Computer Architectur Lab.，Tsinghua University Programmed by He Jia >5)．用R 命令查看寄存器内容或修改寄存器的内容a.在命令行提示符状态下输入：R↙；显示寄存器的内容图片已关闭显示，点此查看图片已关闭显示，点此查看b.在命令行提示符状态下输入：R R0↙；修改寄存器R0 的内容，被修改的寄存器与所赋值之间可以无空格,也可有一个或数个空格主机显示:寄存器原值:_在该提示符下输入新的值,再用R 命令显示寄存器内容，则R0 的内容变为0036。
图片已关闭显示，点此查看6)．用D 命令显示存储器内容在命令行提示符状态下输入：D 2000↙会显示从2000H 地址开始的连续128 个字的内容；连续使用不带参数的 D 命令，起始地址会自动加128（即80H）。
《计算机组成原理》实验报告一
《计算机组成原理》实验报告一一、实验目的:编写程序、上机调试、运行程序是进一步学习和掌握汇编语言程序设计的必要手段。
通过本次实验, 学习、掌握运行汇编程序的相关知识。
1、二、实验内容:2、熟悉实验用微机的软、硬件配置（1）硬件: Intel Celeron 500GHz CPU、128M内存（8M作共享显存）、intel810芯片主板、集成i752显卡、maxtro20G硬盘、ps/2接口鼠标、PS/2接口键盘。
（2）软件:DOS 操作系统Windows98 seMASM汇编语言程序3、熟悉运行汇编语言所需的应用程序汇编程序使MASM连接程序使用LINK程序调试程序使用DEBUG程序4、熟悉汇编语言源程序上机操作过程（1）编辑源文件(选择可使用的文本编辑器)（2）汇编源程序文件（3）连接目标文件（4）运行可执行文件5、汇编操作举例用edit编辑myprog.asm文件；（见下图）用MASM.exe编译myprog.asm生成myprog.obj文件；C:\masm\bin> masm.exe由图中可以看出:0 个警告错误0个严格错误汇编通过, 生成mygrog.obj目标文件（如果有严格错误, 汇编不能通过, 必须返回编辑状态更改程序。
）用link.exe命令链接myhprog.obj生成myprog.exe文件！C:\masm\bin> link.exeC:\masm\bin> myprog.exe运行程序结果为:屏幕显示“Hi! This is a dollar sign terminated string.”三、实验总结:1.可以在DOS或Windows状态编辑汇编源程序2.可以使用EDIT 或记事本编辑汇编源程序, 源程序必须以.asm为扩展名。
在记事本中保存文件时, 可以加双引号“myprog.asm”,文件名就不会出现myprog.asm.txt的错误3.熟悉相关的DOS 命令cd 进入子目录mkdir 建立子目录xcopy *.* /s 拷贝当前目录下所有文件及子目录format a: 格式化A盘4.在Windows 系统下运行汇编程序, 有时会有问题, 建议大家熟悉DOS命令,DOS编辑工具, 在DOS状态下运行汇编程序。
计算机组成原理实验报告_存储系统设计实验
实验四存储系统设计实验一、实验目的本实训项目帮助大家理解计算机中重要部件—存储器，要求同学们掌握存储扩展的基本方法，能设计MIPS 寄存器堆、MIPS RAM 存储器。
能够利用所学习的cache 的基本原理设计直接相联、全相联，组相联映射的硬件cache。
二、实验原理、内容与步骤实验原理、实验内容参考：1、汉字字库存储芯片扩展设计实验1)设计原理该实验本质上是8个16K×32b 的ROM 存储系统。
现在需要把其中一个（1 号）16K×32b 的ROM 芯片用4个4K×32b 的芯片来替代，实际上就是存储器的字扩展问题。
a) 需要4 片4个4K×32b 芯片才可以扩展成16K×32b 的芯片。
b) 目标芯片16K个地址，地址线共14 条，备用芯片12 条地址线，高两位（分线器分开）用作片选，可以接到2-4 译码器的输入端。
c) 低12 位地址直接连4K×32b 的ROM 芯片的地址线。
4个芯片的32 位输出直接连到D1，因为同时只有一个芯片工作，因此不会冲突。
芯片内数据如何分配：a) 16K×32b 的ROM 的内部各自存储16K个地址，每个地址里存放4个字节数据。
地址范围都一样：0x0000～0x3FFF。
b) 4个4K×32b 的ROM，地址范围分别是也都一样：0x000～0xFFF，每个共有4K个地址，现在需要把16K×32b 的ROM 中的数据按照顺序每4个为一组分为三组，分别放到4个4K×32b 的ROM 中去。
HZK16_1 .txt 中的1～4096个数据放到0 号4K 的ROM 中，4097～8192 个数据放到 1 号4K 的ROM 中，8193～12288 个数据放到2 号4K 的ROM 中，12289～16384个数据放到3 号4K 的ROM 中。
c) 注意实际给的16K 数据，倒数第二个4K（8193～12288 个数据）中部分是0，最后4K（12289～16384 数据）全都是0。
计算机组成原理课程设计实验报告
计算机组成原理课程设计实验报告（1-3）山东大学计算机组成原理课程设计实验一------利用ispEXPERT SYSTEM软件设计四位全加器（一）实验环境：windows 98上的ispEXPERTSYSTEM（二）实验目的：熟悉ispEXPERTSYSTEM的初步使用（三）实验要求：用门电路设计一个一位二进制全加器。
二个加数为a,b,地位进位ci，向高位进位co.进而使用层次化设计思想设计一个四位全加器。
（四）实验步骤：4.1创建新项目4.1.1启动ISPEXPERTSYSTEM。
在windows下，选Lattice Semiconductor 项的ispEXPERTSYSTEM Project Navigator.4.1.2.建立新项目：选择菜单 File选择New Project键入项目名D:\EXP1\wuyupeng.syn4.1.3项目命名：用鼠标双击Untitled。
在 Title 文本框中输入“EXP1 Project”, 并选 OK。
4.2 选择器件：双击ispLSIispLSI5384V-125LB388,你会看到Choose Device 对话框 ( 如下图所示)在 Choose Device 窗口中选择 ispLSI1000 项按动器件目录中的滚动条，直到找到并选中器件 ispLSI 1032E-70LJ84揿 OK 按钮，选择这个器件(各种参数的设置)4.3设计输入：首先设计一个一位全加器，然后以这个器件作为本地器件来使用设计一个四位全加器4.3.1设计一个一位全加器：4.3.1.1原理图命名：选中Source下的NEW选项选中Schematic（确认按OK）输入文件名ADD.SCH进入原理图编辑窗口。
4.3.1.2 在图纸上添加器件：根据逻辑电路知识可知：s=a b ci; co=a*b+（a)*ci;接下来就是根据逻辑原理选择相信的器件来完成逻辑电路的设计，具体方法是：选择Add菜单下的Symbol)然后在各种库中选择所需要的器件4.3.1.3 添加连线：选择Add菜单下的wire项，进入画线状态，单击左键定义连线的左端，将光标移至线的另一端，在此单击左键即可定义这根线。
上海大学计算机组成原理实验报告(全)
一．数据传送实验1.实验内容及要求在试验箱上完成以下内容:将58H写入A寄存器。
将6BH写入W寄存器。
将C3H写入R1寄存器。
2.实验环境本实验箱用74HC574（8D型上升沿触发器）构成各种寄存器。
3.实施步骤或参数①注视仪器，打开电源，手不要远离电源开关，随时准备关闭电源，注意各数码管、发光管的稳定性，静待10秒，确信仪器稳定、无焦糊味。
②设置实验箱进入手动模式。
③ K2接AEN,K1和K2接EX0和EX1，设置K2K1K0＝010，设置K23～K16＝0101 1000。
④注视A及DBUS的发光管，按下STEP键，应看到CK灯灭、A旁的灯亮。
记住看到的实际显示情况。
⑤放开STEP键，应看到CK灯亮、A寄存器显示58。
记住看到的实际情况。
⑥重复上述实验步骤，在做6BH时，K2接WEN,K1和K2接EX2和EX3，设置K2K1K0＝010，设置K23～K16＝0110 1011；重复上述实验步骤，在做C3H时，K2接RWR,K1和K2接SB和SA，设置K2K1K0＝001，设置K23～K16＝1010 0011。
⑦关闭实验箱电源。
4.测试或者模拟结果A寄存器显示58，W寄存器显示6B，R1寄存器显示C3，完成实验目的。
5.体会本次实验相对简单，只需要三根线便可以完成整个实验，但是，今天认识了实验箱，并。
124欢迎下载且在老师的带领下较为完整的认识了整个试验箱，还是很开心的，今后实验箱将是我们学习计算机组成原理的重要工具，也是我们的好朋友。
二．运算器实验1.实验内容及要求（1）在试验箱上完成以下内容:计算07H＋6AH后左移一位的值送OUT输出。
把39H取反后同64H相或的值送入R2寄存器。
（2）通过人工译码，加深对译码器基本工作原理的理解。
理解（微）命令的顺序执行过程。
2.实验环境在实验箱上使用微程序来完成。
3.实施步骤或参数①注视仪器，打开电源，手不要远离电源开关，随时准备关闭电源，注意各数码管、发光管的稳定性，静待10秒，确信仪器稳定、无焦糊味。
计组实验报告（共10篇）
计组实验报告(共10篇)计组实验报告计算机组成原理实验报告一一、算术逻辑运算器1. 实验目的与要求：目的：①掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
②掌握简单运算器的数据传输通道。
③验算由74LS181等组合逻辑电路组成的运输功能发生器运输功能。
④能够按给定数据，完成实验指定的算术/逻辑运算。
要求：完成实验接线和所有练习题操作。
实验前，要求做好实验预习，掌握运算器的数据传送通道和ALU 的特性，并熟悉本实验中所用的模拟开关的作用和使用方法。
实验过程中，要认真进行实验操作，仔细思考实验有关的内容，把自己想得不太明白的问题通过实验去理解清楚，争取得到最好的实验结果，达到预期的实验教学目的。
实验完成后，要求每个学生写出实验报告。
2. 实验方案：1．两片74LS181（每片4位）以并/串联形式构成字长为8为的运算器。
2．8为运算器的输出经过一个输入双向三态门（74LS245）与数据总线相连，运算器的两个数据输入端分别与两个8位寄存器（74LS273）DR1和DR2的输出端相连，DR1和DR2寄存器是用于保存参加运算的数据和运算的结果。
寄存器的输入端于数据总线相连。
3．8位数据D7~D0（在“INPUT DEVICE”中）用来产生参与运算的数据，并经过一个输出三态门（74LS245）与数据总线相连。
数据显示灯（BUS UNIT）已与数据总线相连，用来显示数据总线上所内容。
4．S3、S2、S1、S0是运算选择控制端，由它们决定运算器执行哪一种运算（16种算术运算或16种逻辑运算）。
5．M是算术/逻辑运算选择，M＝0时，执行算术运算，M＝1时，执行逻辑运算。
6．Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。
逻辑运算与进位无关。
7．ALU-B是输出三态门的控制端，控制运算器的运算结果是否送到数据总线BUS上。
低电平有效。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
福建农林大学计算机与信息学院信息工程类实验报告系：计算机科学与技术专业：计算机科学与技术年级： 09级姓名：张文绮学号： 091150022 实验课程：计算机组成原理实验室号：___田405 实验设备号： 43 实验时间：2010.12.19指导教师签字：成绩：实验一算术逻辑运算实验1．实验目的和要求1. 熟悉简单运算器的数据传送通路；2. 验证4位运算功能发生器功能(74LS181)的组合功能。
2．实验原理实验中所用到的运算器数据通路如图1-1所示。
其中运算器由两片74181以并/串形式构成8位字长的ALU。
运算器的输出经过一个三态门(74245)和数据总线相连，运算器的两个数据输入端分别由两个锁存器(74373)锁存，锁存器的输入连接至数据总线，数据开关INPUT DEVICE用来给出参与运算的数据，并经过一个三态门(74245)和数据总线相连，数据显示灯“BUS UNIT”已和数据总线相连，用来显示数据总线内容。
图1-2中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4为脉冲信号，其它均为电平信号。
由于实验电路中的时序信号均已连至W/R UNIT的相应时序信号引出端，因此，在进行实验时，只需将W/R UNIT 的T4接至STATE UNIT的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲，而S3，S2，S1，S0，Cn，LDDR1，LDDR2，ALU-B，SW-B各电平控制信号用SWITCH UNIT中的二进制数据开关来模拟，其中Cn，ALU-B，SW-B为低电平控制有效，LDDR1，LDDR2为高电平有效。
3．主要仪器设备（实验用的软硬件环境）ZYE1603B计算机组成原理教学实验系统一台，排线若干。
4．操作方法与实验步骤1. 按图1-2连接好实验线路，认真仔细对照接线图，查线无误后，接通电源。
2.用输入单元的二进制数据开关向寄存器DR1和DR2置数，数据开关的内容可以用与开关对应的指示灯来观察，灯亮表示开关量为“1”，灯灭表示开关量为“0”。
以向DR1中置入11000001（C1H）和向DR2中置入01000011（43H）为例，具体操作步骤如下：首先使各个控制电平的初始状态为：CLR=1,LDDR1=0,LDDR2=0.ALU_G=1, SW_G=1,S3 S2 S1 S0 M CN=111111,并将控制台的单元的开关SP05打在“NORM”状态，SP03打在“STEP”状态，SP04打在“RUN”状态。
然后按下图所示步骤进行。
上面括号中的控制电平变化要按照从上到下的顺序来进行，其中T4的正脉冲使通过按动一次控制台单元的触动开关START来产生的。
（形成时钟脉冲信号T4，操作步骤如下:将控制台单元中的两个二进制开关“SP03”设置为“STEP”状态、“SP04”设置“RUN”状态，每按动一次触动开关START，则T4输出一个单脉冲。
）置数完成以后，检验DR1和DR2中存的数是否正确，具体操作为：关闭数据输入三态门（SW_G=1），打开ALU输出三态门（ALU_G=0），使ALU单元的输出结果进入总线。
当设置S3、S2、S1、S0、M、CN的状态为111111时，DATA BUS单元的指示灯显示DR1中的数；而设置成101011时，DATA BUS单元的指示灯显示DR2中的数，然后将指示灯的显示值与输入的数据进行对比。
3. 验证74LS181的算术运算和逻辑运算功能（采用正逻辑）74LS181的功能见表1-1，可以通过改变S3 S2 S1 S0 M CN的组合来实现不同的功能，表中“A”和“B”分别表示参与运算的两个数，“+”表示逻辑或，“加”表示算术求和。
表1-1 74LS181功能表M=0（算术运算）M=1S3 S2 S1 S0CN=1无进位CN=0有进位（逻辑运算）0 0 0 0 F=F=A加1 F=0 0 0 1 F=F=（）加1 F=0 0 1 0 F=F=（）加1 F=0 0 1 1 F=0减1 F=0 F=0 1 0 0 F=加F=加加1 F=0 1 0 1 F=（）加F=（）加加1 F=0 1 1 0 F=减减1 F=减F=0 1 1 1 F=减1 F=F=1 0 0 0 F=加F=加加1 F=1 0 0 1 F=加F=加加1 F=1 0 1 0 F=（）加F=（）加加1 F=1 0 1 1 F=减1 F=F=1 1 0 0 F=加F=加加1 F=11 1 0 1 F=（）加F=（）加加1 F=1 1 1 0 F=（）加F=（）加加1 F=1 1 1 1 F=减1 F=F=通过前面的操作，我们已经向寄存器DR1写入C1H，DR2写入43H，即A=C1H，B=43H。
然后改变运算器的控制电平S3 S2 S1 S0 M CN的组合，观察运算器的输出，填入表1-2中，并和理论值进行比较、验证74LS181的功能。
5．实验内容及实验数据记录6．实验数据处理与分析所得实验数据与74LS181功能表对应无误。
所得结果正确。
7．质疑、建议、问题讨论实验过程中经常会因为粗心把线接错，导致实验结果有误。
实验过程中应该仔细认真的接线并进行检查，才能保证出错率最低。
福建农林大学计算机与信息学院信息工程类实验报告系：计算机科学与技术专业：计算机科学与技术年级： 09级姓名：张文绮学号： 091150022 实验课程：计算机组成原理实验室号：___田405 实验设备号： 43 实验时间：2010.12.19指导教师签字：成绩：实验二存储器实验1．实验目的和要求1. 掌握静态随机存储器RAM工作特性。
2. 掌握静态随机存储器RAM的数据读写方法。
2．实验原理图1－9 存储器实验原理图实验所用的半导体双端口静态存储器电路原理如图1－9所示，实验中的双端口静态存储器的左端口和右端口，它们分别具有各自独立的地址线（A0－A9）、数据线（I/O0－I/O7）和控制线（R/W，CE，OE，BUSY）。
它的结构参考附录 1 中的7130结构图。
在实验系统的大多数实验保，该芯片仅使用了右端口的数据线、地址线、控制线，使用方法与通用的单端口静态存储品相同；在做与流水相关的实验中同时用到了它的左、右端口地址由地址锁存器（74LS273）给出。
地址灯L101——L108与地址总线相连，显示地址内容。
输入单元的数据开关经一个三态门（74LS245）边至数据总线，分别给出地址和数据。
地址总线为8位，接入IDT7130的地址AL7－AL0与AR0－AR7，将IDT7130的高两位AR8－AR9接地，所以其实际容量为256字节。
IDT7130两个端口分有三个独立的控制线，如右边有：CER（右端口片选线）、OER（右端口读线）、R/WR （右端口写线）。
本实验中将左、右端口的读线OER常接地，在此情况下，当CER ＝0、R/WR＝0时进行右端口写操作，CER＝0、R/WR＝1时进行右端口读操作，其写时间与T3脉冲宽度一致。
原理图中右端口的地址线AR8－AR9接地，其访问实际容量为256字节，同时由于左端口的写信号R/WR常接高电平，所以在端口的写功能被封锁了，故实验时输入数据从右端口写入，从左端口写读出。
实验时，将T3脉冲接至实验板上时序电路模块的TS3相应插针中，其它电平控制信号由开关单元的二进制开关给出，其中SW_G为低电平有效，LDAR为高电平有效。
3．主要仪器设备（实验用的软硬件环境）ZYE1603B计算机组成原理教学实验箱一台，排线若干。
4．操作方法与实验步骤1.形成时钟脉冲信号T3，具体接线方法和操作步骤如下：（1）将信号单元中的TS3和T3用排线相连。
（2）将信号单元中的两个二进制开关“SP03”设置为“STEP”状态、“SPO4”设置为“RUN”状态（当“SP03”开关设置为“RUN”状态、“SP04”开关设置为“RUN”状态时，每按动一次触动开关START，则T3的输出为的方波信号。
当“SP03”开关设置为“STEP”状态、“SP04”开关设置为“RUN”状态时，每按动一次触动开关START，则T3输出一个单脉冲，其脉冲宽度与连续方式相同。
）2.按图1－10连接实验线路，仔细检查无误后接通电源。
（图路箭头表示需要接线的地方，接总线和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）图1－10 存储实验接线图3.从右端口给存储嚣的00、01、02、03、04地址单元中分别写入数据11、22、33、44、55、具体操作步骤如下：（以向00号单元写入11为例）首先使各种电平的初始状态为：SW－G＝1，CE＝1.PC－G＝1，WE＝1，LDAR ＝0，CLR＝1－0－1，并将控制台单元的开关SP05打在“NORM”状态，然后按下面框图所示步骤进行操作来完成数据的写入。
图中方括号中的控制电平变化要按照从上到下的顺序来进行，其中T3的正脉冲是通过按动一次控制台单元的触动开关START来产生的，而WE-R的负脉冲则是通过让开关单元的WE开关做1->0->1的变化来产生。
4.从做端口依次读出00，01，02，03，04号单元中的内容，在数据总线单元的指示灯上进行显示，观察上述各单元中的内容，是否与前面写入的一致。
具体操作步骤如下：（以从00号单元读出11数据为例）其中地址寄存器AR的值在地址总线单元的指示灯上显示，双端口RAM相应单元的值从左端口读出，在数据单元的指示灯上显示。
5．实验内容及实验数据记录6．实验数据处理与分析所得实验数据与理论数据对应无误，所得结果正确福建农林大学计算机与信息学院信息工程类实验报告系：计算机科学与技术专业：计算机科学与技术年级： 09级姓名：张文绮学号： 091150022 实验课程：计算机组成原理实验室号：___田405 实验设备号： 43 实验时间：2010.12.22指导教师签字：成绩：实验三总线控制实验1．实验目的和要求1．理解总线的概念及其特性。
2．掌握传输总线控制特性。
2．实验原理总线是多个系统部件之间进行数据传送的公共通路，是构成计算机系统的骨架。
借助总线连接，计算机在系统各部件之间传送地址、数据和控制信息的操作。
因此，所谓总线就是指能为多个功能部件服务的一组公用信息线。
总线传输实验框图如图1-11所示，它将几种不同的设备挂至总线上，有存储器、输入设备、输出设备、寄存器。
这些都需要有三态输出控制，按照传输要求有序的控制它们，就可实现总线信息传输。
数据总线图1-11总线示意图3．主要仪器设备ZYE1603B计算机组成原理教学实验箱一台，排线若干。
4．操作方法与实验步骤1．根据挂在总线上的几个基本部件，设计一个简单的流程：①输入设备将一个数写入地址寄存器。
②输入设备将另一个数写入到存储器的当前地址单元中。