第六章“输入输出及接口”习题答案
第六章习题参考答案
第六章1、接口电路与外部设备之间传送的信号有哪几种?传输方向怎样?按照传输信号的种类分类,I/O端口可分为几种?它们信号的传输方向怎样?答:接口电路与外部设备之间传送的信号有三种:状态信号、数据信号、控制信号。
传输方向:控制信号单向输出;数据信号双向(输入或输出);状态信号单向输入。
按照传输信号的种类分类,I/O端口可分为三种:数据端口、控制端口、状态端口。
它们信号的传输方向为:数据端口双向、控制端口单向输出、状态端口单向输入。
2、接口电路有哪些功能?哪些功能是必需的?答:接口电路功能有:⑴地址译码功能;⑵数据锁存功能;⑶信息转换功能;⑷工作方式选择功能;⑸信号联络功能;⑹中断管理功能;⑺复位功能;⑻错误检测功能。
前两项功能是不同接口电路必需的。
3、I/O端口的编址有哪几种方法?各有什么利弊?80X86系列CPU采用哪种方法?答:I/O端口的编址有两种方法:独立编址、与存储器统一编址。
⑴独立编址:需要专门的输入输出指令访问I/O端口,但不占用内存范围,程序可读性好。
⑵统一编址:不需要专门的输入输出指令访问I/O端口,寻址灵活,但I/O端口占用内存范围,程序可读性不好。
⑶80X86系列CPU采用独立编址。
5、外部设备数据传送有哪几种控制方式?从外部设备的角度,比较不同方式对外部设备的响应速度。
解:CPU与外部设备数据传送的控制方式有无条件传送、程序查询、中断及DMA方式。
⑴无条件传送方式的外部设备是简单设备,总是处于就绪状态,随时可以进行数据传送,响应速度很快。
⑵程序查询方式的外部设备是慢速设备,CPU通过查询其状态端口判断其是否就绪,就绪时才可以进行一次传送,否则就必须等待。
这种方式简单可靠,但CPU与外部设备串行工作,大量时间用于查询等待,效率最低。
⑶中断传送方式由慢速设备在就绪时主动向CPU提出服务申请(中断请求),CPU响应中断请求后,与外设进行一次数据传送,其余时间CPU执行正常程序。
这种方式CPU与外部设备并行工作,效率(数据传输速率)得以提高,实时性较好。
微机原理习题答案-第六章培训讲学
习题61.什么是接口?接口的功能是什么?答:位于主机与外设之间,用来协助完成数据传送和控制任务的逻辑电路称为接口电路,接口电路对输入/输出过程起缓冲和联络作用。
接口的功能是有,数据缓冲功能,联络功能,寻址功能,预处理功能,中断管理功能。
2.计算机对I/O端口编址时通常采用哪两种方法?在8086系统中,用哪种方法进行编址?答:I/O端口和存储器统一编址;I/O端口单独编址。
8086系统采用I/O端口单独编址方式。
3.CPU和输入/输出设备之间传送的信息有哪几类?答: 数据信息,控制信息,与状态信息。
4.简述CPU与外设进行数据交换的几种常用方式.答: 程序控制方式: 特点是依靠程序的控制来实现主机和外设的数据传送,可分为无条件传送方式和查询方式.中断控制方式: 每次输入和输出一个数据,CPU都要检查外设的状态。
直接存储器存取控制方式:cpu不参加数据传送,而是由DMA控制器来实现内存与外设,外设与外设之间的直接传递。
通道方式:可以实现对外围设备的统一管理和外围设备与内存之间的数据传送。
外围处理机方式:由PPU独立于主机工作,减少了CPU控制外设的负担。
5.无条件传送方式适用哪些场合?查询方式原理怎样?主要用在什么场合?答:无条件传送适用于简单的输入/输出设备,CPU可以随时读取或接受状态。
这些信号变化缓慢,当需要采集数据时,无需检查端口,就可以立即采集数据,直接用输入/输出指令完成。
无条件传送方式主要用于控制CPU与低俗I/O接口之间的信息交换。
6.现有一输入设备,其数据端口的地址为FFE0H,并于端口FFE2H提供状态,当其D0位为1时表明输入数据准备好。
请编写采用查询方式进行数据传送的程序段,要求从该设备读取100B并输入到1000H:2000H开始的内存中。
MOV DX, 0FFE2HL1:IN AL, DX 这是习题6的第6题的答案,TEST AL, 01H 这个程序写不出来,建议删这一问JZ L1MOV AX, 1000HMOV DS, AXMOV DX, 2000HMOV CX, 100MOV DX, 0FFE0HL2: IN AL, DXMOV [DX], ALINC BXLOOPN L27.查询式传送方式有什么优缺点?中断方式为什么能弥补查询方式的缺点?答:查询传送方式CPU通过程序不断查询相应设备的状态,状态不符合要求,则CPU需要等待;只有当状态信号符合要求时,CPU才能进行相应的操作。
《微型计算机原理与接口技术》课后答案
《微型计算机原理与接口技术》课后答案第1章基础知识1.1 计算机中常用的计数制有哪些?解:二进制、八进制、十进制(BCD)、十六进制。
1.2 什么是机器码?什么是真值?解:把符号数值化的数码称为机器数或机器码,原来的数值叫做机器数的真值。
1.3 完成下列数制的转换。
微型计算机的基本工作原理汇编语言程序设计微型计算机接口技术建立微型计算机系统的整体概念,形成微机系统软硬件开发的初步能力。
解:(1)166,A6H(2)0.75(3)11111101.01B, FD.4H(4 ) 5B.AH, (10010001.011000100101)BCD1.4 8位和16位二进制数的原码、补码和反码可表示的数的范围分别是多少?解:原码(-127~+127)、(-32767~+32767)补码(-128~+127)、(-32768~+32767)反码(-127~+127)、(-32767~+32767)1.5 写出下列真值对应的原码和补码的形式。
(1)X= -1110011B(2)X= -71D(3)X= +1001001B解:(1)原码:11110011 补码:10001101(2)原码:11000111 补码:10111001(3)原码:01001001 补码:010010011.6 写出符号数10110101B的反码和补码。
解:11001010,110010111.7 已知X和Y的真值,求[X+Y]的补码。
(1)X=-1110111B Y=+1011010B(2)X=56D Y= -21D解:(1)11100011(2)001000111.8 已知X= -1101001B,Y= -1010110B,用补码求X-Y的值。
解:111011011.9 请写出下列字符的ASCII码。
4A3-!解:34H,41H,33H,3DH,21H1.10 若给字符4和9的ASCII码加奇校验,应是多少?解:34H,B9H1.11 上题中若加偶校验,结果如何?解:B4H,39H1.12 计算下列表达式。
da6
第六章习题答案一、简答题(1)简述并行接口的重要特点。
答:并行接口的主要特点:数据并行传输,传输速度快但距离觉近。
并行接口的主要功能:并行传输数据,在主机与外设之间起到数据缓冲和匹配的作用。
(2)8255A有哪几种工作方式?各有什么特点?答:8255A有方式0(基本输入输出方式)、方式1(单向选通输入输出方式)、方式2(双向选通输入输出方式)等三种工作方式。
三种工作方式的主要特点:方式0:数据单向输出或单向输入。
主机认为外设总是处于准备好状态,没有联络信号。
主机与外设之间传输数据采用无条件传输方式A口、B口C口高4位、C口低4位都可工作在方式0。
方式1:数据单向输出或单向输入。
主机与外设之间传输数据需要一对联络(握手)信号。
主机与外设之间主要采用中断方式传输数据,也可采用查询方式。
A口与C口的高5位组成A组,B口与C口的低3位组成B组。
A口和B口为数据输入输出口,C口为控制口。
方式2:数据可以双向输入输出。
只有A口能工作在方式2A口为数据双向输入输出口,C口高5位为控制线。
主机与外设之间主要采用中断方式传输数据,也用采用查询方式。
(3)简述8255A工作在方式1输出时的工作过程答:a: CPU接受中断请求,使用OUT指令向8255A输出数据并发写信号WR,WR信号的上升沿一方面清除INTR中断请求信号,表示已响应中断,另一方面使OBF有效。
b:OBF信号有效表示输出缓冲区已满,通知外设取走数据。
c:外设接收数据,将ACK信号置为"0",即向8255A发回答信号,表示已收到数据。
ACK的下降沿使OBF轩"1",表示数据已取走。
ACK的上升沿使INTR有效。
d:INTR有效,向CPU发中断请求,请求输出下一个数据。
(4)定时器和计数器有什么相同和不同?答:定时器和计数器是同一器件--计数器件,其共同的特点是都有一个计数脉冲输入端,每输入一个脉冲,计数器就进行加1或减1计数。
微机原理与接口第六章答案
出问题较多的题目6.4 在CPU与外设之间的数据接口上一般加有三态缓冲器,其作用如何?参考答案要点:1)实现CPU和不同外设的速度匹配。
CPU通过数据总线和I/O设备交换数据,但大多数外设的速度比CPU慢很多,无法在时序上和CPU同步,因此,需在I/O接口电路中设置缓冲器,暂存数据,以使高速工作的CPU与慢速工作的外设起协调和缓冲作用,实现数据传送的同步。
2)实现外设和数据总线的有效隔离。
众多外设中,在某一时段仅允许被CPU 选中的设备通过接口享用总线与CPU 交换信息,这就要求接口电路具备使外设与总线隔离的作用。
因此,需选用起缓冲和隔离作用的三态门电路,只有当CPU 选中此接口,三态门选通时,才允许选定的输入设备将数据送至系统数据总线,而其他没有被选中的输入设备,此时相应的接口三态门“关闭”,从而达到与数据总线隔离的目的。
存在的问题:大多数同学对于第2点的回答有欠缺。
6.8 CPU响应(可屏蔽)中断有哪些条件?为什么需要这些条件?参考答案要点:三个条件:1)CPU执行完当前指令;2)有中断请求,且无NMI请求和DMA请求;3)CPU开放中断(或中断允许标志IF=1)。
存在的问题:部分同学把有中断请求这个条件忽略了。
6.9 CPU在中断周期要完成那些主要的操作?参考答案要点:1)关中断;2)保存程序断点和PSW;3)获取中断服务程序入口地址,转入相应的中断服务程序。
存在的问题:中断周期IT这个概念有明确的含义,是响应过程的一个专用的过渡周期,有的机器称之为中断响应总线周期。
在这个周期中依靠硬件(也称中断隐指令)实现程序切换。
中断周期结束后,就进入取指周期。
我们教科书(P213)把中断周期和中断的全过程混为一谈了,容易误导大家。
6.16试比较保护断点与保护现场的主要异同点。
参考答案要点:相同点:二者均用于程序切换时保存原程序的运行数据或状态信息。
不同点:1)保护断点是把程序的断点值(IP和CS值)压栈保存;而保护现场则是把相关寄存器和PSW的值保存起来(通常是压栈保存);2)保护断点通常是在中断响应阶段完成,而保护现场则通常在中断处理阶段完成(8086/8088系统保存PSW的值在中断响应阶段完成)。
微机原理与接口技术(第三版)课本习题答案.
第二章 8086体系结构与80x86CPU1.8086CPU由哪两部分构成?它们的主要功能是什么?答:8086CPU由两部分组成:指令执行部件(EU,Execution Unit)和总线接口部件(BIU,Bus Interface Unit)。
指令执行部件(EU)主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成,其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或I/O端口读取操作数参加EU运算或存放运算结果等。
2.8086CPU预取指令队列有什么好处?8086CPU内部的并行操作体现在哪里?答:8086CPU的预取指令队列由6个字节组成,按照8086CPU的设计要求,指令执行部件(EU)在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。
从速度上看,该指令队列是在CPU内部,EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。
5.简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个?逻辑地址呢?答:8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部分构成,都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”),然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根,所以可寻址的存储空间为1M字节,即8086系统的物理地址空间是1MB。
Ch6 微型计算机原理与接口技术 答案
解:16位地址信号通过译码电路与74LS244芯片连接。其连接如下图所示。
74LS244
...
…
IOR
A 15
A 13
A 12
A 11
系
A 10
统
A9
总
A8
线
A2
A 14
A7
A6
A5 A4 A3
A A
01
DB
≥1 ≥1
&
D0
I0
I1 D7
. . .
E1 I7
E2
2
www.khd课后a答w案.网com
断点的逆过程。即CPU会自动地将堆栈内保存的断点信息弹出到IP、CS和FLAG中,保证被中断 的程序从断点处继续往下执行。 6.11 CPU满足什么条件能够响应可屏蔽中断?
微机接口技术课本答案
14/80
7.执行如下令后,标志寄存器中各状态位之值。 执行如下令后,标志寄存器中各状态位之值。
(1)MOV AX,34C5H ADD AX,546AH
0011010011000101 解: + 0101010001101010 1000100100101111 显然:CF = 0, SF = 1, ZF = 0, AF = 0, OF = 1, PF = 0
2011年7月5日
习题解答
7/80
(11)SEC 解:SEC———Single Edge Contact,单边接触。这是 Pmntiium II微处理器所采用的新的封 装技术。先将芯片固 定在基板上,然后用塑料和金属将其完全封装起来,形成 一个SEC插 盒封装的处理器,这一SEC插盒通过Slot1插槽 同主板相连。 (12)SSE 解:SSE——Streaming SIMD Extensions,数据流单指 令多数据扩展技术。采用SSE技 术的指令集称为SSE指令 集, Pentium III微处理器增加了70条SSE指令,使Pentium III微处理器在音频、视频和3D图形领域的处理能力大为增 强。
2011年7月5日
习题解答
8/80
(13)乱序执行 解:指不完全按程序规定的指令顺序依次执行,它同推 测执行结合,使指令流能最有效 地利用内部资源。这是 Pentium Pro微处理器为进一步提高性能而采用的新技术。 (14)推测执行 解:是指遇到转移指令时,不等结果出来便先推测可能 往哪里转移而提前执行。 由于推测不一定全对,带有一定 的风险,又称为“风险执行”。
2011年7月5日
习题解答
13/80
6.写出寄存器AX、BX、CX、DX、SI和DI的隐 写出寄存器AX、BX、CX、DX、SI和DI的隐 AX 含用法。 含用法。
微机原理第六章习题及答案
第 六 章 基本输入/输出接口一、填空题1、在微机系统中通常采用两种I/O 地址编址方式,分别为 统一编址 和 独立编址 ,在8086/8088系统中采用 独立 编址方式。
2、CPU 和I/O 设备之间有 数据信息 、 状态信息 和 控制信息 三类信号的传输,相应的端口的类型有 数据端口 、 状态端口 和 控制端口 。
3、8086/8088CPU 的内存寻址空间最大为 1M 字节,I/O 端口寻址能力为 64K 个8位端口,端口的地址范围为 0000H-FFFFH ,使用地址总线 A 0-A 15 来寻址。
4、8086CPU 工作于最小模式下,当/=0M IO ,RD =0,WR =1时,CPU 完成 读I/O 端口 操作。
5、8086CPU 在执行OUT DX ,AL 指令时,/M IO 和/R DT 的状态分别为 0 和 1 。
解析:当CPU 对I/O 端口进行读写操作的时候,必须要求I/O 端口信号有效,对于8086CPU 来说,当/M IO =0。
读操作时,RD =0,WR =1,数据是输入到CPU 的,因此,/R DT =0,CPU 接收数据,用IN 指令实现;写操作时,RD =1,WR =0,数据是从CPU 输出的,因此,/R DT =1,CPU 发送数据,用OUT 指令实现。
6、在8086/8088系统中,输入接口要求对数据具有 控制 能力,常用 三态门 实现;输出接口要求对数据具有 锁存 能力,常用 锁存器 实现。
7、8086CPU 的引脚MN/MX̅̅̅̅̅接+5V ,则当CPU 执行指令IN AL ,DX 指令时,其引脚信号RD ̅̅̅̅,WR̅̅̅̅̅,和/M IO 的状态相应为 0 , 1 , 0 。
8、在微机系统中,CPU 与外设之间的数据传送方式主要有: 程序控制方式 、 中断方式 和 DMA 方式 。
二、选择题1、程序查询I/O 的流程总是按( B )的次序完成一个字符的传输。
第六章 习题解答
9. 试针对8 位数据总线和16 位地址总线的计算机系统设计一监视2 台设备状态的接口电 路和监控程序:若发现某一设备状态异常(由低电平变为高电平),则发出报警信号(指示灯亮), 一旦状态恢复正常,则将其报警信号撤除。 解答:电路原理图如下图所示,其中T0,T1分别表示监控设备0和设备1的状态线,led灯D0, D1分别表示监控设备0和设备1的报警状态。假设CS译码地址为0x380.
15 14 13 12 11 10 9 7
74LS138
6. 通过查阅存储芯片AT29C256 的数据手册,说明该存储芯片的容量,地址线、数据线宽度 以及读写操作时序。 解答:
地址线:15位 数据线:8位 容量:32KB 读时序图:
写时序图:
7. 试为一个32 位的微处理器设计一个存储容量为128K*32b 的SRAM 存储器,要求采用 SRAM 62256 存储芯片,并且该存储器需能支持字节、半字以及字类型的数据访问。 解答:128K*32b的SRAM存储器共需32位数据线(D0~D31),19根地址线(A0~A18),由于要 支持字节、半字以及字类型的数据访问,因此提供字节使能信号BE0,BE1,BE2,BE3,从而
15 14 13 12 11 10 9 7
74LS138
74LS138
U3
1 2 3
A B C
6 4 5
E1 E2 E3
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
15 14 13 12 11 10 9 7
74LS138
U4
1 2 3
A B C
6 4 5
E1 E2 E3
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
A0~A1不再提供。SRAM 62256为32K*8位的SRAM芯片,因此共需=4*4=16片芯片,其中4片构 成一组进行字长扩展,4组进行字数扩展。下图画出了采用139译码之后CS0连接的其中一组 的电路连接图,这里采用WE信号实现不同字节访问的控制。另外三组除了CE信号分别连接 CS1,CS2,CS3,其余信号的连接完全相同。
微机原理第6章习题参考答案
第6章习题参考答案1.CPU与外部设备通信为什么要使用接口?答:CPU要与外部设备直接通信会存在以下两个方面的问题:首先是速度问题,CPU的运行速度要比外设的处理速度高得多,通常仅使用简单的一条输入/输出指令是无法完成CPU与外设之间的信息交换的;其次,外设的数据和控制线也不可能与CPU直接相连,如一台打印机不能将其数据线与CPU的管脚相连,键盘或者其他外设也是如此,同时外设的数据格式千差万别,也不可能直接与CPU 连接。
所以,要完成CPU与外部各通信设备的信息交换,就需要接口电路以解决以上问题。
2. I/O接口有什么用途?答:主要由以下几个方面的用途:a完成地址译码或设备选择,使CPU能与某一指定的外部设备通信。
b状态信息的应答,以协调数据传输之前的准备工作。
c进行中断管理,提供中断信号。
d进行数据格式转换,如正负逻辑转换、串行与并行数据转换。
e进行电平转换,如TTL电平与MOS电平间的转换。
f协调速度,如采用锁存、缓冲、驱动等。
h时序控制,提供实时时钟信号。
3.I/O端口有哪两种寻址方式?各有何优缺点?答:I/O端口的寻址方式有存储器映像I/O和I/O映像I/O两种寻址方式。
存储器映像I/O方式是将系统中存储单元和I/O端口的地址统一编址,这样一个I/O端口地址就是一个存储单元地址,在硬件上没有区别,对I/O端口的访问与存储器的访问相同。
其缺点是占用了储存器的地址空间,同时由于存储器地址和I/O端口在指令形式上没有区别,增加了程序设计的难度。
其优点是不需要专门为I/O端口设计电路,可与存储器地址访问硬件混合设计。
另一个优点是,由于I/O端口和存储器地址是相同的形式,就可以直接使用与存储器相同的指令,这将会丰富对I/O端口的操作指令。
与存储器映像I/O相反,I/O映像I/O就必须为I/O端口设计专门的硬件电路,其端口地址也是独立于存储器,也有专门的输入/输出指令等其优缺点与存储器映像I/O正好相反。
课后作业答案Ch6 微型计算机原理与接口技术课件
6.9 在中断服务程序的入口处,为什么常常要使用开中断指令?
解:中断服务程序分为两种,一种是在进入服务子程序后不允许被中断,另一种则可以被中断。
在入口处使用开中断指令表示该中断服务程序是允许被中断的服务程序,即在进入服务子 程序后允许CPU响应比它级别高的中断请求。
4
6.10 试说明8088CPU可屏蔽中断的响应过程。 解:可屏蔽中断的响应过程主要分为5个步骤,即: (1)中断请求。外设在需要时向CPU的INTR端发出一个高电平有效的中断请求信号。 (2)中断判优。若IF=1,则识别中断源并找出优先级最高的中断源先予以响应,在其处理完后,再
64利用三态门芯片74ls244作为输入接口接口地址为40fbh试画出其与8088系统总线的连1374ls244e1e2i0i165某输入接口的地址为0e54h输出接口的地址为01fbh分别利用74ls244和74ls273作为输入和输出接口
第6章 输入输出和中断技术
6.1 I/O接口的主要功能有哪些? 有哪两种编址方式?在8088/8086系统中采用哪一种编址方式? 解: I/O接口主要需具有以下几种功能: (1)I/O地址译码与设备选择。保证任一时刻仅有一个外设与CPU进行数据传送。 (2)信息的输入输出,并对外设随时进行监测、控制和管理。必要时,还可以通过I/O接口向CPU发出中断请求。 (3)命令、数据和状态的缓冲与锁存。以缓解CPU与外设之间工作速度的差异,保证信息交换的同步。 (4)信号电平与类型的转换。I/O接口还要实现信息格式转换、电平转换、码制转换、传送管理以及联络控制等功
能。 I/O端口的编址方式通常有两种:一是与内存单元统一编址,二是独立编址。8088/8086系统采用I/O端口独立编 址方式。 6.2 试比较4种基本输入输出方法的特点。(不要求) 解:在微型计算机系统中,主机与外设之间的数据传送有4种基本的输入输出方式: 无条件传送方式、查询工作方式、中断工作方式、直接存储器存取(DMA)方式。 它们各自具有以下特点: (1)无条件传送方式适合与简单的、慢速的、随时处于“准备好”接收或发送数据的外部设备,数据交换与指令 的执行同步,控制方式简单。 (2)查询工作方式针对并不随时“准备好”、且满足一定状态才能实现数据的输入/输出的简单外部设备,其控制 方式也比较简单,当CPU的效率比较低。 (3)中断工作方式是由外部设备作为主动的一方,在需要时向CPU提出工作请求,CPU在满足响应条件时响应该 请求并执行相应的中断处理程序。这种工作方式使CPU的效率提高,但控制方式相对较复杂。 (4)DMA方式适合于高速外设,是4种基本输入/输出方式中速度最高的一种。
微机原理第六章参考答案
一、I/O接口的作用是使微机处理器与外设之间能够有条不紊地协调工作,打到信息交换的目的。
I/O接口的功能有:数据缓冲、设备选择、信号转换、接收、解释并执行CPU命令、中断管理、可编程等功能。
二、I/O端口是接口信息流传送的地址通道。
一般接口电路中有数据端口、命令端口、状态端口等。
三、CPU对I/O端口的编址方式有哪几种?各有什么特点?80X86对I/O端口的编址方式属于哪一种?CPU对I/O端口的编址方式有:统一编址和独立编址。
统一编址的微机系统中,存储器、I/O接口和CPU通常挂接在同一总线上,CPU对I/O端口的访问非常灵活、方便,有利于提高端口数据的处理速度;但是减少了有效的存储空间。
独立编址的微机系统中,I/O地址空间和存储器地址空间可以重叠,CPU需要通过不同的命令来区分端口的存储器。
80X86采用独立编址方式。
四、某微机系统有8个I/O接口芯片,每个接口芯片占用8个端口地址。
若起始地址为9000H,8个接口芯片的地址连续分布,用74LS138作译码器,请画出端口译码电路图,并说明每个芯片的端口地址范围。
74LS138分析下表所列的地址分配情况,可知系统地址信号的译码情况为(图略):●字选:A2~A0直接与接口芯片上的地址信号线连接以寻址每个接口芯片内部的8个端口;●片选:⏹A5~A3接3-8译码器输入端,译码器输出端分别作为8个接口芯片的片选信号;五、由于CPU与外设之间的速度不匹配,所以输入需要缓冲,输出需要锁存。
输入缓冲器就是输入时在外设和CPU之间接一数据缓冲器,当读该缓冲器的控制信号有效时,才将缓冲器的三态门打开,使外设的数据进入系统的数据总线,而其他时间,三态门处于高阻状态,不影响总线上的其他操作。
输出锁存就是在CPU和外设之间接一锁存器,使得有输出指令并且选中该I/O端口时,才使总线上的数据进入锁存器,此后不管总线上的数据如何变化,只要没有再次使锁存器的信号有效,锁存器的输出端就一直保持原来的锁存信息。
微型计算机原理与接口技术第六章课后答案pdf
第六章1. CPU与外设交换数据时,为什么要通过I/O接口进行?I/O接口电路有哪些主要功能?答:CPU和外设之间的信息交换存在以下一些问题:速度不匹配;信号电平不匹配;信号格式不匹配;时序不匹配。
I/O接口电路是专门为解决CPU与外设之间的不匹配、不能协调工作而设置的,处于总线和外设之间,一般应具有以下基本功能:⑴设置数据缓冲以解决两者速度差异所带来的不协调问题;⑵设置信号电平转换电路,来实现电平转换。
⑶设置信息转换逻辑,如模拟量必须经 A/D变换成数字量后,才能送到计算机去处理,而计算机送出的数字信号也必须经D/A变成模拟信号后,才能驱动某些外设工作。
⑷设置时序控制电路;⑸提供地址译码电路。
2. 在微机系统中,缓冲器和锁存器各起什么作用?答:缓冲器多用在总线上,可提高总线驱动能力、隔离前后级起到缓冲作用,缓冲器多半有三态输出功能。
锁存器具有暂存数据的能力,能在数据传输过程中将数据锁住,然后在此后的任何时刻,在输出控制信号的作用下将数据传送出去。
3. 什么叫I/O端口?一般的接口电路中可以设置哪些端口?计算机对I/O端口编址时采用哪两种方法?在8086/8088CPU中一般采用哪些编址方法?答:在CPU与外设通信时,传送的信息主要包括数据信息、状态信息和控制信息。
在接口电路中,这些信息分别进入不同的寄存器,通常将这些寄存器和它们的控制逻辑统称为I/O 端口。
一般的接口电路中可以设置数据端口、状态端口和命令端口。
计算机对I/O端口编址时采用两种方法:存储器映像寻址方式、I/O单独编址方式。
在8086/8088CPU中一般采用I/O单独编址方式。
4. CPU与外设间传送数据主要有哪几种方式?答:CPU与外设间的数据传送方式主要有:程序控制方式、中断方式、DMA方式。
程序控制传送方式:CPU与外设之间的数据传送是在程序控制下完成的。
⑴无条件传送方式:也称为同步传送方式,主要用于对简单外设进行操作,或者外设的定时是固定的或已知的场合。
微型计算机原理与接口技术:微型计算机原理与接口技术_课后习题答案
16:16:54
20
➢ 最大模式可以构成多处理器/协处理器系统,即一个 系统中存在两个以上微处理器,每个处理器执行自 己的程序。系统中所需要的控制信号由总线控制器 8288提供,8086CPU提供信号控制8288,以实现 全局资源分配及总线控制权传递。在两种模式中, CPU的24~31引脚意义不同。
➢ 物理地址范围:A0000H~AFFFFH,DS=5200H。
16:16:54
26
微机原理与接口技术
第三章作业习题课
杭州电子科技大学自动化学院
2020年12月17日星期四
2. DS=1000H, BX=0200H, SI=0002H (10200H~10205H)依次存有10H,2AH,3CH,46H,59H,6BH
(7)MOV AX, [BP]
寄存器间接寻址,35200H
物理地址=SS×10H+BP=35000H+0200H=35200H
(8)MOV AX, VAL[BP][SI] 相对基址变址寻址,352D0H
物理地址=SS×10H+BP+SI+VAL
=35000H+0200H+00A0H+0030H=352D0H
➢ 用A0和BHE来选择存储体。当A0=0时,访问偶地 址存储体;当BHE=0时,访问奇地址存储体;当 A0=0,BHE=0时,访问两个存储体。
16:16:54
13
9.实模式下,段寄存器装入如下数据,写出 每段的起始和结束地址。(未布置!)
➢ a)1000H ➢ b)1234H ➢ c)2300H ➢ d)E000H ➢ e)AB00H
件的计算机称为裸机,仍然什么工作也不能做,
必须配置系统软件和应用软件,这样才可以正常
第6章习题参考答案
第6章习题参考答案1.比较单总线、多总线结构的性能特点。
答:单总线结构:它是用单一的系统总线连接整个计算机系统的各大功能部件,各大部件之间的所有的信息传送都通过这组总线。
其结构如图所示。
单总线的优点是允许I/O 设备之间或I/O 设备与内存之间直接交换信息,只需CPU 分配总线使用权,不需要CPU 干预信息的交换。
所以总线资源是由各大功能部件分时共享的。
单总线的缺点是由于全部系统部件都连接在一组总线上,所以总线的负载很重,可能使其吞吐量达到饱和甚至不能胜任的程度。
故多为小型机和微型机采用。
多总线结构:多总线结构是通过桥、CPU 总线、系统总线和高速总线彼此相连,各大部件的信息传送不是只通过系统总线;体现了高速、中速、低速设备连接到不同的总线上同时进行工作,以提高总线的效率和吞吐量,而且处理器结构的变化不影响高速总线。
2.说明总线结构对计算机系统性能的影响。
答:(1)简化了硬件的设计。
从硬件的角度看,面向总线是由总线接口代替了专门的I/O 接口,由总线规范给出了传输线和信号的规定,并对存储器、I/O 设备和CPU 如何挂在总线上都作了具体的规定,所以,面向总线的微型计算机设计只要按照这些规定制作CPU 插件、存储器插件以及I/O 插件等,将它们连入总线即可工作,而不必考虑总线的详细操作。
(2)简化了系统结构。
整个系统结构清晰,连线少,底板连线可以印刷化。
(3)系统扩充性好。
一是规模扩充,二是功能扩充。
规模扩充仅仅需要多插一些同类型的插件;功能扩充仅仅需要按总线标准设计一些新插件。
插件插入机系统总线器的位置往往没有严格的限制。
这就使系统扩充既简单又快速可靠,而且也便于查错。
(4)系统更新性能好。
因为CPU 、存储器、I/O 接口等都是按总线规约挂到总线上的,因而只要总线设计恰当,可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件,新的插件插到底板上对系统进行更新,而这种更新只需更新需要更新的插件,其他插件和底板连线一般不需更改。
第六章习题参考答案
waajl 第六章习题参考答案6-1在逻辑功能上,时序电路的输出不仅与该时刻的输入有关, 还与电路原来的 状态有关;而组合逻辑电路的输出仅取决于该时刻的输入。
在电路结构上,时序 电路要含有存储电路一一通常有触发器构成, 并且触发器的输出与电路输入之间 存在反馈连接,而组合逻辑电路不含有存储元件,也无反馈连接。
6-2由于组合逻辑电路的输出仅取决于当前时刻的输入, 因此只需逻辑函数就足 以描述;但是时序逻辑电路的输出不仅与当前的输入有关, 还与电路的原状态一 —也就是以前的输入序列有关,因此需要用驱动方程、状态方程和输出方程才能 准确描述它的功能。
6-3由逻辑电路图可写出电路的 驱动方程:FF 0: D o =Q oFF : D i =Q^ Q i 输出方程:F= QQ i将驱动方程代入D 触发器的特性方程Q*=D 中,得状态方程: Q o *=D o =Q o ; Q i *=D i =Q o 二 Q i设初态为Q i Q o =oo ,则有状态方程和输出方程可列出状态转换表如下:Q i Q D o 0 0_i i o' i i QQoo Joi* /i/oi — /o io功能:同步两位二进制加法计数器(或称同步四进制加法计数器)6-4(1)由逻辑电路图写出各触发器的驱动方程和时钟方程 FF: Jo=(Q 2Q i ),K o =i ,CLK=CLK FF : Ji=Q o ,K i =(ChQ o): CLK=CLK FF : Jz=i ,K 2=i ,CLK= QQ i * Q o * o i i_o_ i io oFo o o i由状态转换表可以画出 状态转换图:⑵将驱动方程代入JK 触发器的特性方程Q*=JQ+KQ , (3个触发器都是下 降沿触发),得状态方程:Q o *= J b Q o +K o Q=(QQ i ) Q o =(QQ i +Q ),CLK 下降沿动作Q i *= Ji Q i +K 1 Qi =Q D Q I +Q 2 Q o Q i = Q i Q 0+Q 2 Q 1Q 0: CLK 下降沿动作 Q 2*= J 2Q 2 +K 2 Q=C 2 ',Q i 降沿动作(3)列出状态转换表和状态转换图(设初态Q2QQ O =OOO )CLK ChQ i Q o Q 2*Q i *Q o * CLK=CLK=CLK CLK=Q ii 0 0 00 0 i• 2 0 0 i 0 i 0J •3 0 i 0 0 i i•4 0 i i i 0 0•5 i 0 0 i 0 i•6i 0 i i i 0•7 i i 0 0 0 0• J无效状态Q 2Q i Q o =111,次态Q 2*Q I *Q O *=OOO ,进入有效状态⑷分析电路功能异步七进制加法计数器,可自启动6-5驱动方程和时钟方程FF : D o =Q o ,CLK=CLK 下降沿触发) FF : D i = Q i : CLK=Q (上升沿触发) FF : D 2= Q 2: CLK= Qi (上升沿触发) 状态方程: Q o *=Q o : CLK 下降沿 Q i *=Q i : Q o 上升沿 Q 2*=Q 2 : Q i 上升沿i o CLK QQ i Q o Q 2*Q i *Q o *CLK=CLKCLK=Q oCLK=Qii 0 0 0 i i i2 i i i i i 03 i i 0 i 0 i •4 i 0 i i 0 0•5 i 0 0 0 i i60 i i 0 i 0J> 0i0* 0iii00iii j ; iio *7O i O O O i J8 O O i O O O JQ2、Q i、Q0的波形图:6-6FF: J0=K6=1, Q o*= Q oFF : Ji= K=((CQ)+CQoy)匕CG O+CQ o', Q i*=(CC b+CQoJQ i+(CQ+CQ o丁Q iFF: Jz= K2=((CQQ i+CQ i Q o )) =CQQ 1+CQ1 Q o , Q2*=(CQ o Q i +CQ i Q o )Q +(CQ0Q i +CQ i Q o ) Q2(1) C=O 时,Q o*= Q oQ i*=Q o Q i + Q o Q i=(Q o 二Q i)Q2*=Q i Q o Q2+(Q Q o ) Q2=(Q i Q o hO2设初态为Q2Q i Q o=OOO,状态转换表:Q2 Q i Q o Q2* Q i* Q o*O O O i i ii i i i i Oi i O i O ii O i i O Oi O O O i iO i i O i OO i O O O iO O i O O O功能:同步八进制减法计数器⑵C=i时,Q o*= Q oQ i*=Q o Q i + C O Q i=Q o 二Q iQ2*=Q i Q o Q2 *+(Qi Q o) Q2=Q i Q o ㊉Q2设初态为Q2Q i Q o=OOO,状态转换表:_____________Q2 Q i Q o Q2* Q i* Q o*电路功能:异步八进制减法计数器0 0 0 0 0 10 0 1 0 1 00 1 0 0 1 10 1 1 1 0 01 0 0 1 1 0 11 0 1 1 1 01 1 0 : 1 1 11 1 1 0 0 0功能:同步八进制加法计数器(2)状态分配,画出状态转换图用3位二进制编码000~101分别表示S0~S5,输出为C000/0”001/0 *010/1 /0101 */0100 V/0011(3)画出次态卡诺图,001/0 010/0 100/0 011/0101/0 000/1 X XQ0Q2、00 01 11 100 0 0 F \1L 1 J0 、X」XQ2*=Q2Q Q +Q1Q06-7(1)画出原始状态转换图设计数器的6个状态分别为S0~S5,C作为进位输出信号/1 /01并写出状态方程00 01 11 10Q2*Q1*Q O*及F的卡诺图Q2*卡诺图Q 2*= Q i Q o Q 2 + Q o Q 2,则 J 2= Q1Q 0,K 2=Q o (逻辑电路略) 6-8十二进制加法计数器需要4个D 触发器,用OOOOTOii 分别表示状态Sr-Si i , 进位输出信号用F 表示设初态为Q 2Qi_____________________________Q 3 Q Q i Q OQ 3* Q 2* Q i * Q O * F O O O O0 0 0 i 0 0 0 0 i 0 0 i 0 0 0 0 i 0 0 0 i i 0Q i *=Q i Q o +Q 2 Q i Q o(4)与JK 触发器的特性方程 Q*=JQ+ KQ 进行比较,求驱动方程 FF : Q o *=Q o ,故 J 0=K o =1;FF : Q i *=Q i Q o'+QQ iQ = (QQ o )Q i +(Q o)Q i ,故 J= Q 2Q , £=Q ;FF : Q 2*=Q 2Q o +QQ o =(QQ o )Q 2"+ (QQ o + Q oj Q ,故 J 2= QQ , K 2=(QQ+ Qf)"= Q i Q o ;(6)检测能否自启动无效状态为iio 和iii ,由状态方程可求出次态分别为iii 和ioo ,故可以 自启动。
微机原理第六章参考答案
一、I/O接口的作用是使微机处理器与外设之间能够有条不紊地协调工作,打到信息交换的目的。
I/O接口的功能有:数据缓冲、设备选择、信号转换、接收、解释并执行CPU命令、中断管理、可编程等功能。
二、I/O端口是接口信息流传送的地址通道。
一般接口电路中有数据端口、命令端口、状态端口等。
三、CPU对I/O端口的编址方式有哪几种?各有什么特点?80X86对I/O端口的编址方式属于哪一种?CPU对I/O端口的编址方式有:统一编址和独立编址。
统一编址的微机系统中,存储器、I/O接口和CPU通常挂接在同一总线上,CPU对I/O端口的访问非常灵活、方便,有利于提高端口数据的处理速度;但是减少了有效的存储空间。
独立编址的微机系统中,I/O地址空间和存储器地址空间可以重叠,CPU需要通过不同的命令来区分端口的存储器。
80X86采用独立编址方式。
四、某微机系统有8个I/O接口芯片,每个接口芯片占用8个端口地址。
若起始地址为9000H,8个接口芯片的地址连续分布,用74LS138作译码器,请画出端口译码电路图,并说明每个芯片的端口地址范围。
74LS138分析下表所列的地址分配情况,可知系统地址信号的译码情况为(图略):●字选:A2~A0直接与接口芯片上的地址信号线连接以寻址每个接口芯片内部的8个端口;●片选:⏹A5~A3接3-8译码器输入端,译码器输出端分别作为8个接口芯片的片选信号;五、由于CPU与外设之间的速度不匹配,所以输入需要缓冲,输出需要锁存。
输入缓冲器就是输入时在外设和CPU之间接一数据缓冲器,当读该缓冲器的控制信号有效时,才将缓冲器的三态门打开,使外设的数据进入系统的数据总线,而其他时间,三态门处于高阻状态,不影响总线上的其他操作。
输出锁存就是在CPU和外设之间接一锁存器,使得有输出指令并且选中该I/O端口时,才使总线上的数据进入锁存器,此后不管总线上的数据如何变化,只要没有再次使锁存器的信号有效,锁存器的输出端就一直保持原来的锁存信息。
计算机应用基础第六章习题及答案
—第六章习题一、判断题1、 组合逻辑电路任意时刻的稳态输出,与输入信号作用前电路原来状态有关。
2、 编码器能将特定的输入信号变为二进制代码;而译码器能将二进制代码变为特定含义的输出信号,所以编码器与译码器使用是可逆的。
3、 数据选择器与数据分配器中地址控制的作用是相同的。
4、 用4选1数据选择器不能实现3变量的逻辑函数 5、 数据选择器和数据分配器的功能正好相反,互为逆过程。
6、 用数据选择器可实现时序逻辑电路。
一、 `二、选择题1、若在编码器中有50个编码对象,则要求输出二进制代码位数为位。
.6 C2、一个16选一的数据选择器,其地址输入(选择控制输入)端有个。
.2 C3、下列各函数等式中无冒险现象的函数式有 。
A.B A AC C B F ++= B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++=4、函数C B AB C A F ++=,当变量的取值为 时,将出现冒险现象。
《=C =1 =C =0 C.A =1,C =0 =0,B =05、四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y = 。
A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 016、一个8选一数据选择器的数据输入端有 个。
.2 C 7、在下列逻辑电路中,不是组合逻辑电路的有 。
A.译码器B.编码器C.全加器D.寄存器 8、八路数据分配器,其地址输入端有 个。
'.2 C9、组合逻辑电路消除竞争冒险的方法有 。
A .修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰10、用四选一数据选择器实现函数Y =0101A A A A +,应使 。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第六章输入输出及接口
〔习题6.2〕
I/O端口与存储器地址常有__⎽⎽⎽⎽___⎽和__⎽⎽⎽⎽___⎽两种编排方式,8088/8086处理器支持后者,设计有专门的I/O指令。
其中指令IN是将数据从__⎽⎽⎽⎽___⎽传输到__⎽⎽⎽⎽___⎽,执行该指令时8088/8086处理器引脚产生__⎽⎽⎽⎽___⎽总线周期。
指令“OUT DX, AL”的目的操作数是__⎽⎽⎽⎽___⎽寻址方式,源操作数是__⎽⎽⎽⎽___⎽寻址方式。
〔解答〕
(I/O端口与存储器地址)统一编址
(I/O端口与存储器地址)独立编址
外设
处理器
I/O读
(I/O端口的DX)寄存器间接
寄存器
〔习题6.4〕
基于教程P142图6-7接口电路,编程使发光二极管循环发光。
具体要求是:单独按下开关K0,发光二极管以L0、L1、L2、……L7顺序依次点亮,每个维持200ms,并不断重复,直到有其他按键操作;单独按下开关K1,发光二极管以L7、L6、L5、……L0顺序依次点亮,每个也维持200ms,并不断重复,直到有其他按键操作;其他开关组合均不发光,单独按下开关K7,则退出控制程序。
延时200ms可以直接调用子程序DELAY实现。
〔解答〕
again: mov dx,6000h
mov al,0ffh
out dx,al ;全不亮
again1: in al,dx
cmp al,7fh ;D7~D0=0111111B ?
jz done ;单独按下K7,退出
cmp al,0feh ;D7~D0=11111110B ?
jz next1 ;单独按下K0,转移到next1
cmp al,0fdh ;D7~D0=11111101B ?
jz next2 ;单独按下K1,转移到next2
jmp again ;其它情况不点亮
next1: mov cx,8
mov al,1 ;从K0开始
next11: out dx,al ;某个LED电亮
call delay ;延时200ms
shl al,1 ;rol al,1
loop next11
jmp again1
next2: mov cx,8
mov al,80h ;从K7开始
next21: out dx,al ;某个LED电亮
call delay ;延时200ms
shr al,1 ;ror al,1
loop next21
jmp again1
done: mov al,0ffh
out dx,al ;全不亮
〔习题6.5〕
有一个查询输入接口电路类似图6-9,但其数据端口为8F40H、状态端口为8F42H。
从状态端口最低位可以获知输入设备是否准备好一个字节的数据:D0=1表示准备好,D0=0说明没准备好。
不考虑查询超时,编程从输入设备读取100个字节保存到INBUF缓冲区。
〔解答〕
mov bx,offset inbuf
mov cx,100
again: mov dx,8f42h
status: in al,dx ;查询一次
test al,01h
jz status
mov dx,08f40h
in al,dx ;输入一个字节
mov [bx],al
inc bx
loop again ;循环,输入100个字节
〔习题6.5〕(第二版)
请描述采用查询方式进行CPU与外设间传送数据的过程。
如果有一个输入设备,其数据口地址为FFE0H,状态口地址为FFE2H,当状态标志D0=1时,表明一个字节的输入数据就绪,请编写利用查询方式进行数据传送的程序段。
要求从该设备读取100个字节并写到从2000H:2000H开始的内存中。
注意在程序中添加注释。
〔解答〕
通过读取状态寄存器的标志位来检查外设是否就绪。
若不就绪就继续查询,即程序不断循环;直至就绪。
然后,进行下一步的传送工作。
mov bx,2000h
mov ds,bx
mov cx,100
again: mov dx,0ffe2h
status: in al,dx ;查询一次
test al,01h
jz status
mov dx,0ffe0h
in al,dx ;输入一个字节
mov [bx],al
inc bx
loop again ;循环,输入100个字节
〔习题6.6〕
有一个查询输出接口电路类似图6-10,但其数据端口和状态端口均为8000H,并从状态端口的D6位获知输出设备是否能够接收一个字节的数据:D6=1表示可以接收、D6=0说明不能接收。
不考虑查询超时,编程将存放于缓冲区OUTBUF处的字符串(以0为结束标志)传送给输出设备。
〔解答〕
mov bx,offset outbuf
mov dx,8000h
again: mov ah,[bx]
cmp ah,0
jz done
status: in al,dx ;查询一次
test al,40h
jnz status
mov al,ah
out dx,al ;输出一个字节
inc bx
jmp again ;循环
done: ……
〔习题6.6〕(第二版)
某字符输出设备,其数据口和状态口的地址均为80H。
在读取状态时,当标志位D7=0时,表明该设备闲,可以接收一个字符,请编写利用查询方式进行数据传送的程序段。
要求将存放于符号地址ADDR处的一串字符(以$为结束标志)输出给该设备。
注意在程序中添加注释。
〔解答〕
mov bx,offset addr
again: mov ah,[bx]
cmp ah,’$’
jz done
status: in al,80h ;查询一次
test al,80h
jnz status
mov al,ah
out 80h,al;输出一个字节
inc bx
jmp again ;循环
done: ……
〔习题6.7〕
结合中断传送的工作过程,简述有关概念:中断请求、中断响应、中断关闭、断点保护、
中断源识别、现场保护、现场恢复、中断开放、中断返回、以及中断优先权和中断嵌套。
〔解答〕参看教程P147-150。
中断源识别:处理器明确此次中断的具体来源,以便转向为其服务的程序中。
中断嵌套:当一个中断服务时处理器又响应新的中断请求就形成中断嵌套。
〔习题6.7〕(第二版)
以可屏蔽中断为例,说明一次完整的中断过程主要包括哪些环节?8088响应可屏蔽中断请求,需要先满足哪些前提条件?
〔解答〕
习题6.7解答:参考教材第6.4.2节(第165页)
〔习题6.10〕
查询、中断和DMA传送是微机中常用的外设数据交换方式,请说明各自的特点。
〔解答〕参看教程P143-152及课件。
〔习题6.10〕(第二版)
DMA的意思是⎽⎽⎽⎽⎽,主要用于高速外设和内存间的数据传送。
进行DMA传送的一般过程是:外设先向DMA控制器提出⎽⎽⎽⎽⎽,DMA控制器通过⎽⎽⎽⎽⎽信号有效向CPU提出总线请求,CPU回以⎽⎽⎽⎽⎽信号有效表示响应。
此时CPU的三态信号线将输出⎽⎽⎽⎽⎽状态,即将它们交由⎽⎽⎽⎽⎽进行控制,完成外设和内存间的直接数据传送。
〔解答〕
DMA的意思是直接存储器存取,主要用于高速外设和内存间的数据传送。
进行DMA 传送的一般过程是:外设先向DMA控制器提出DMA请求,DMA控制器通过总线请求HOLD 信号有效向CPU提出总线请求,CPU回以总线响应HLDA 信号有效表示响应。
此时CPU的三态信号线将输出高阻状态,即将它们交由DMAC(DMA控制器)进行控制,完成外设和内存间的直接传送。